應(yīng)用于全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換器的研究與設(shè)計.pdf

1、在射頻無線通信領(lǐng)域中，傳統(tǒng)的頻率綜合器基本上都是采用電荷泵鎖相環(huán)(Charge Pump Phase-Locked Loop)。低電壓深亞微米工藝的發(fā)展，給數(shù)字電路帶來了空前的集成度，卻使傳統(tǒng)射頻電路的實現(xiàn)更加復(fù)雜困難。近年來，全數(shù)字鎖相環(huán)(All-Digital Phase-Locked Loop，ADPLL)由于可集成度高，可移植性好以及魯棒性成為了研究的熱點。
　　時間數(shù)字轉(zhuǎn)換器(Time-to-Digital Conver

2、ter，TDC)是ADPLL的關(guān)鍵模塊，TDC的分辨率決定著ADPLL的帶內(nèi)相位噪聲。本文的主要工作是研究設(shè)計了一種應(yīng)用于2.5-5GHz寬帶全數(shù)字鎖相環(huán)的門控游標(biāo)型時間數(shù)字轉(zhuǎn)換器。主要研究特色有:
　　1)鎖相環(huán)在鎖定過程中和鎖定后對TDC測量范圍、分辨率的要求是不同的。鎖定過程中對測量范圍要求高，對分辨率要求低，鎖定后對測量范圍的要求低，對分辨率要求高。為了滿足鎖相環(huán)不同狀態(tài)對TDC測量范圍和分辨率的不同要求，所設(shè)計的TDC具

3、有兩種量化模式——粗量化模式和細量化模式，模式判決電路能根據(jù)TDC輸入信號幅度的大小自動選擇量化模式。
　　2)由于鎖相環(huán)是分?jǐn)?shù)分頻的，在鎖定之后，不斷變化的分頻比會使TDC輸入信號的時間間隔增大。為了增加TDC細量化模式的測量范圍，使TDC在鎖相環(huán)鎖定后一直工作在細量化模式，TDC的量化單元采用了兩級量化結(jié)構(gòu)——第一級為1-bit decision-select，第二級為游標(biāo)門控環(huán)形振蕩器(Vernier gatedring-o

4、scillator, VernierGRO)。
　　3)在傳統(tǒng)的Vernier GRO中，采用SR觸發(fā)器做比較器制約了Vernier GRO的測量范圍和GRO設(shè)計的靈活性。本設(shè)計采用了一種新型結(jié)構(gòu)的相位比較器，消除了采用SR觸發(fā)器做比較器對測量范圍的制約，提高了GRO設(shè)計的靈活性。
　　芯片采用TSMC0.13μm工藝實現(xiàn)，電源電壓為1.2V，測試結(jié)果表明，TDC的采樣頻率不低于40MHz，粗量化模式的測量范圍不小于25ns