應用于全數(shù)字鎖相環(huán)的雜散抑制及鎖定輔助電路的研究與設計.pdf

1、近年來隨著無線通信技術的發(fā)展，越來越多的產(chǎn)品需要兼容多個不同的通信協(xié)議，這就需要滿足多個工作頻段的寬帶鎖相環(huán)。隨著CMOS工藝不斷發(fā)展，單位面積可集成的晶體管數(shù)量不斷提高，電源電壓也在降低，全數(shù)字鎖相環(huán)的性能已經(jīng)可以和模擬鎖相環(huán)媲美。全數(shù)字鎖相環(huán)可以使用數(shù)字電路設計的自動化流程，加快設計進度，同時易于集成其他的數(shù)字輔助電路，充分利用數(shù)字電路實現(xiàn)復雜算法的便利性及高集成度。本論文主要研究了全數(shù)字鎖相環(huán)中時間數(shù)字轉換器的非線性對鎖相環(huán)雜散性

2、能的影響和鎖相環(huán)鎖定輔助技術，并針對相關問題，提出解決方案，最終完成全數(shù)字鎖相環(huán)中雜散抑制和鎖定輔助電路的設計與實現(xiàn)。
　　首先，本論文簡要介紹了鎖相環(huán)原理及組成部分，然后對全數(shù)字鎖相環(huán)中counter和時間數(shù)字轉換器以及Retiming進行了詳細介紹。論文重點介紹了時間數(shù)字轉換器的非線性對全數(shù)字鎖相環(huán)雜散性能的影響，并對雜散抑制算法進行了詳細分析。為了使雜散抑制算法適用于寬帶全數(shù)字鎖相環(huán)，本論文設計了跨度可調(diào)的可變延時單元電路，

3、以滿足在不同工作頻率下雜散抑制算法的要求。在自動頻率校準電路設計中，本論文使用二進制搜索算法，能夠快速準確的縮小數(shù)控振蕩器輸出頻率與目標頻率之間的誤差，加快鎖定速度。針對counter同步電路輸出中的glitch現(xiàn)象，本論文提出了glitch檢測及消除算法，可以對8bitcounter中最高兩位數(shù)據(jù)的同步錯誤實現(xiàn)檢測及校準，完全消除由于counter同步電路輸出中glitch對環(huán)路性能的影響。本論文的所有設計采用TSMC0.13μmCM