版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、延遲鎖相環(huán)是時(shí)鐘發(fā)生器電路的一個(gè)重要部分。相比于鎖相環(huán),延遲鎖相環(huán)內(nèi)用壓控延遲線代替壓控振蕩器,其時(shí)鐘抖動(dòng)更低,系統(tǒng)更加穩(wěn)定,因而應(yīng)用前景更加廣泛。本文對(duì)延遲鎖相環(huán)電路的國(guó)內(nèi)外研究現(xiàn)狀進(jìn)行了調(diào)研,并對(duì)其系統(tǒng)及各主要模塊的工作原理進(jìn)行了深入研究和分析,在此基礎(chǔ)上設(shè)計(jì)了一種可以應(yīng)用于時(shí)鐘發(fā)生器的高頻率、低抖動(dòng)性能的延遲鎖相環(huán)。
本文設(shè)計(jì)的延遲鎖相環(huán)主要部分為五個(gè)模塊:鑒相器、電荷泵、濾波器、壓控延遲線和偏置部分。鑒相器采用了動(dòng)態(tài)D
2、觸發(fā)器,實(shí)現(xiàn)了低功耗,解決了鑒相器中存在的鑒相死區(qū)和工作速度慢的問(wèn)題,并且針對(duì)于實(shí)際鎖定時(shí)輸出時(shí)鐘波形的毛刺現(xiàn)象,提出在鑒相器兩個(gè)輸入端加入反相器進(jìn)行隔離,從而抑制了系統(tǒng)輸出時(shí)鐘的毛刺。電荷泵釆用折疊運(yùn)放實(shí)現(xiàn)了充放電電流的良好匹配,有效減小了系統(tǒng)的抖動(dòng)。壓控延遲線采用了自偏置結(jié)構(gòu)的差分可控電流源型延遲單元,抑制共模噪聲的同時(shí)減小了系統(tǒng)的抖動(dòng),此外還采用低壓差線性穩(wěn)壓器進(jìn)行供電,減小了電源電壓波動(dòng)對(duì)于延遲時(shí)間的影響以及系統(tǒng)的抖動(dòng)。濾波器由
3、分壓電路產(chǎn)生初始電壓,該分壓電路由起始電路控制,也可以由外接的芯片開(kāi)關(guān)控制,從而可以避免系統(tǒng)發(fā)生錯(cuò)誤鎖定。
本文設(shè)計(jì)的延遲鎖相環(huán)基于SMIC0.18μm CMOS工藝進(jìn)行設(shè)計(jì),并通過(guò)Spectre仿真器對(duì)各個(gè)模塊電路以及系統(tǒng)電路進(jìn)行仿真。實(shí)驗(yàn)結(jié)果表明電源電壓為1.8V時(shí),電路工作頻率范圍從500MHz到750MHz。當(dāng)輸出時(shí)鐘為500MHz時(shí),均方根抖動(dòng)0.576ps,峰峰抖動(dòng)為7.331ps,功耗約為1.72mw;當(dāng)輸出時(shí)鐘
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于延遲鎖相環(huán)的時(shí)鐘發(fā)生器設(shè)計(jì).pdf
- 應(yīng)用于時(shí)鐘發(fā)生器的通用鎖相環(huán)硬IP核設(shè)計(jì).pdf
- CMOS鎖相環(huán)時(shí)鐘發(fā)生器的設(shè)計(jì)與研究.pdf
- 用于CMOS圖像傳感器內(nèi)時(shí)鐘發(fā)生器的鎖相環(huán)設(shè)計(jì).pdf
- 基于數(shù)字鎖相環(huán)的低功耗時(shí)鐘發(fā)生器設(shè)計(jì).pdf
- 電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的研究與設(shè)計(jì).pdf
- 電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的噪聲分析與設(shè)計(jì).pdf
- 基于usb2.0的電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的設(shè)計(jì)
- FPGA內(nèi)嵌200MHz低噪聲鎖相環(huán)時(shí)鐘發(fā)生器.pdf
- 應(yīng)用于時(shí)間交織模數(shù)轉(zhuǎn)換器的延遲鎖定環(huán)時(shí)鐘發(fā)生器研究與設(shè)計(jì).pdf
- 一種采用鎖相環(huán)技術(shù)的800MHz CMOS時(shí)鐘發(fā)生器設(shè)計(jì).pdf
- 高速低噪聲鎖相時(shí)鐘發(fā)生器的設(shè)計(jì).pdf
- 用于時(shí)鐘信號(hào)發(fā)生的鎖相環(huán)電路的設(shè)計(jì).pdf
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 應(yīng)用于DSP時(shí)鐘系統(tǒng)的電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 應(yīng)用于FPGA的鎖相環(huán)設(shè)計(jì)研究.pdf
- 一種應(yīng)用于TDC的延遲鎖相環(huán)電路設(shè)計(jì).pdf
- 基于延遲鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 應(yīng)用于40Gb-s SerDes系統(tǒng)的鎖相環(huán)時(shí)鐘倍頻器設(shè)計(jì).pdf
- 單片集成時(shí)鐘發(fā)生器的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論