基于FPGA的矩陣求逆IP核設計技術(shù)及其實驗平臺設計.pdf

1、矩陣運算被廣泛的運用于科學計算、數(shù)字信號處理和圖像處理等領(lǐng)域，隨著矩陣運算量和復雜程度的不斷增加，傳統(tǒng)硬件平臺逐漸無法滿足系統(tǒng)實時計算的需求。FPGA具有運算速度快、靈活性高且可以并行計算的特點，這使其在矩陣運算中具有明顯的優(yōu)勢。設計基于FPGA的矩陣求逆IP核及其實驗平臺，對提高矩陣求逆的效率和運算速度，具有重要的工程應用價值。
　　本文從適用范圍、運算結(jié)果、算法復雜度三個方面研究和探討了三種常用的矩陣求逆分解方法的優(yōu)缺點，結(jié)合

2、FPGA存儲資源多、地址變化靈活、運算并行性好的特點，采用了改進優(yōu)化后的Cholesky分解方法，避免了傳統(tǒng)算法中開方運算的處理難題。本文設計了基于AXI4-Stream算法IP核通用接口，提出了矩陣求逆IP核的流處理結(jié)構(gòu)。在此基礎上，本文完成了基于改進Cholesky分解算法的矩陣求逆IP核。
　　本文完成了實驗平臺的設計與測試，包括電源、存儲、時鐘模塊、AD采樣模塊等。在實驗平臺上，完成了矩陣求逆IP核的功能性驗證與性能測試。