已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、本文介紹了基于FPGA的視頻處理IP核設(shè)計，該IP核實現(xiàn)了占用H.264編碼系統(tǒng)硬件計算時間約90﹪的核心算法模塊：運動估計模塊。論文首先分析了當今流行的FPGA器件的結(jié)構(gòu)與特點以及IP核設(shè)計流程，然后闡述了在H.264編碼標準中基于FPGA器件核心算法模塊的具體實現(xiàn)過程，詳細分析了運動估計模塊的關(guān)鍵算法和基于FPGA器件運動估計模塊在系統(tǒng)級與邏輯級上的實現(xiàn)過程，其中在系統(tǒng)級的實現(xiàn)中給出了系統(tǒng)的模塊框圖、模塊接口圖及接口列表，說明了接口
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的視頻壓縮IP核設(shè)計.pdf
- 基于CPLD-FPGA的IP核設(shè)計.pdf
- FPGA IP核的設(shè)計.pdf
- 基于FPGA的8051 IP核的設(shè)計.pdf
- 基于FPGA的SATA IP核設(shè)計與實現(xiàn).pdf
- 基于FPGA的MCU IP核設(shè)計與研究.pdf
- 基于FPGA的JPEG壓縮編碼IP核設(shè)計.pdf
- 雷達信號處理在FPGA中的IP核設(shè)計與實現(xiàn).pdf
- 基于DSP和FPGA的信號處理模塊及其IP核設(shè)計技術(shù)研究.pdf
- 基于FPGA的GPIB控制器的IP核設(shè)計.pdf
- 基于NIOSⅡ的音頻視頻處理器接口IP核設(shè)計.pdf
- 基于fpga的gpib總線接口ip核設(shè)計【文獻綜述】
- 基于fpga的gpib總線接口ip核設(shè)計【開題報告】
- 基于FPGA的GPIB接口IP核的研究與設(shè)計.pdf
- 基于FPGA的3D圖像處理器IP核的設(shè)計與實現(xiàn).pdf
- 雷達信號處理關(guān)鍵IP核的FPGA實現(xiàn)與驗證.pdf
- 基于FPGA IP核的兩路ASI接口設(shè)計.pdf
- 基于fpga的gpib總線接口ip核設(shè)計【文獻綜述】
- 視頻DSP-并行處理與運動估計IP核設(shè)計.pdf
- 基于FPGA的8051IP核的設(shè)計與驗證研究.pdf
評論
0/150
提交評論