基于FPGA的快速數(shù)據(jù)獲取系統(tǒng)的研制.pdf_第1頁
已閱讀1頁，還剩55頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、核脈沖信號的峰值測量是核物理研究中常用實驗手段，核探測信號是隨機離散的快速窄脈沖，脈沖寬度為納秒量級，高速ADC采樣電路難以捕捉到窄脈沖的幅值，因此必須采用窄脈沖峰值采樣保持電路將核脈沖峰值展寬，再通過ADC將脈沖幅度轉(zhuǎn)換成數(shù)字量進行測量。
　　 FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的自動化進程，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性

2、和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。
　　 論文主要研究內(nèi)容和創(chuàng)新點如下：
　　 設(shè)計了基于FPGA的核脈沖信號快速數(shù)據(jù)獲取系統(tǒng)，該系統(tǒng)以ALTERA公司CYCLONEⅡ作為控制處理核心。整個控制系統(tǒng)分為峰值保持電路，模擬-數(shù)字轉(zhuǎn)換，數(shù)據(jù)存儲與傳輸控制三大模塊。
　　 峰值保持電路模塊，設(shè)計了一種適用于高速窄脈沖的有源峰值保持電路，對脈沖信號的峰值展寬時間為0.4-20us，最高可測量信號頻

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論