高速串行RapidIO接口的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、串行RapidIO技術(shù)在高速嵌入式系統(tǒng)內(nèi)部的信號(hào)交換方面存在獨(dú)特的優(yōu)勢(shì)，RapidIO具有很強(qiáng)的信號(hào)傳輸能力，同時(shí)RapidIO協(xié)議在各個(gè)方面都有著很詳細(xì)的規(guī)定，可以用硬件電路保證高速信號(hào)傳輸?shù)目煽啃?，而且RapidIO具有極低的延遲和高帶寬，支持任意方式的互連拓?fù)浣Y(jié)構(gòu)，極大地提高了系統(tǒng)的靈活性。因此，RapidIO技術(shù)得到了廣泛的應(yīng)用。
　　本研究對(duì)RapidIO的協(xié)議規(guī)范體系進(jìn)行了深入的介紹。具體分析了RapidIO協(xié)議規(guī)范的

2、基本層次結(jié)構(gòu)，操怍和包的格式，并對(duì)RapidIO協(xié)議規(guī)范的邏輯層、傳輸層以及物理層的功能和結(jié)構(gòu)進(jìn)行了詳細(xì)的歸納和總結(jié)。在對(duì)協(xié)議規(guī)范進(jìn)行了深入了解的基礎(chǔ)上，本文完成了對(duì)RapidIO接口的物理層硬件結(jié)構(gòu)設(shè)計(jì)。具體的硬件設(shè)計(jì)將物理層劃分為物理編碼子層、串行協(xié)議層、Buffcr及包處理模塊、物理媒介附屬子層四個(gè)部分。物理編碼子層的設(shè)計(jì)又分為8b/10b編解碼模塊、空閑序列產(chǎn)生模塊、通道同步狀態(tài)機(jī)和1X端口初始化狀態(tài)機(jī)。串行協(xié)議層的設(shè)計(jì)分為CR

3、C-16產(chǎn)生與校驗(yàn)?zāi)K，控制符號(hào)產(chǎn)生及校驗(yàn)?zāi)K、發(fā)送狀態(tài)機(jī)和接收狀態(tài)機(jī)。其中在CRC-16產(chǎn)生與校驗(yàn)?zāi)K的設(shè)計(jì)中，由于傳統(tǒng)的CRC-16產(chǎn)生方案中，包在最后一個(gè)周期不同結(jié)束邊界的情況增加了CRC運(yùn)算的設(shè)計(jì)難度；而在CRC-16校驗(yàn)方案中，傳統(tǒng)的方案存在關(guān)鍵路徑過(guò)長(zhǎng)或者資源占用過(guò)多的缺點(diǎn)。針對(duì)這些存在的問(wèn)題，分別提出了一種改進(jìn)的CRC-16產(chǎn)生及CRC-16校驗(yàn)方案。Buffer及包處埋模塊的設(shè)計(jì)分為發(fā)送Buffer及包處理模塊和接收Bu