紅外圖像處理SoC中IP核設(shè)計及芯片測試.pdf

1、在片上系統(tǒng)（SoC）芯片開發(fā)設(shè)計過程中，為保證IP核開發(fā)的成功率，縮短開發(fā)周期，常采用FPGA設(shè)計與驗證IP模塊。為檢測流片封裝后SoC功能的正確性，在對SoC做板級測試時，常用FPGA為SoC提供測試激勵，接收測試響應(yīng)。
　　本文就“紅外圖像處理 SoC設(shè)計與測試”這一課題，主要做了以下工作：采用FPGA設(shè)計了該 SoC內(nèi)部的探測器控制信號生成 IP、圖像采集與飽和保護 IP，在FPGA中成功運行，然后將IP核移植到SoC中，完

2、成綜合并成功流片；在SoC開發(fā)過程中，為便于選擇紅外圖像目標場景、觀察圖像處理結(jié)果，基于FPGA開發(fā)了紅外圖像VGA實時顯示系統(tǒng)，設(shè)計了啟動可控的VGA控制器及基于FIFO的顯示緩存結(jié)構(gòu)，實現(xiàn)了640*480@60Hz圖像的穩(wěn)定顯示；在SoC的測試過程中，為便于采用FPGA提供測試激勵、存儲測試響應(yīng)，基于USB控制器ISP1362開發(fā)了U盤讀寫系統(tǒng)，采用分層結(jié)構(gòu)，設(shè)計了Nios II主機固件，實現(xiàn)了ISP1362驅(qū)動、USB事務(wù)、USB

3、控制傳輸、Bulk-Only傳輸、FatFs文件系統(tǒng)移植、文件讀寫等功能；基于U盤讀寫系統(tǒng)測試了SoC的功能，F(xiàn)PGA將U盤中的測試圖像通過中間結(jié)果輸入接口提供給SoC，同時接受來自SoC中間結(jié)果輸出接口的測試響應(yīng)。
　　SoC中的探測器控制信號生成IP、圖像采集與飽和保護IP，采用SMIC0.18um CMOS工藝庫進行綜合，最高時鐘頻率120MHz，面積0.552mm2，功耗14.6553mW，完成物理設(shè)計后流片成功。VGA顯