基于IP核的數(shù)?；旌蟂oC測(cè)試研究.pdf

1、隨著深亞微米技術(shù)的出現(xiàn)和集成電路制造工藝的進(jìn)步，集成電路從超大規(guī)模集成電路階段發(fā)展成為片上系統(tǒng)（SoC）與片上網(wǎng)絡(luò)（NoC）階段。SoC設(shè)計(jì)的方法主要有軟硬件協(xié)同設(shè)計(jì)、設(shè)計(jì)復(fù)用和與底層相結(jié)合設(shè)計(jì)三種。由于通過(guò)集成大量知識(shí)產(chǎn)權(quán)（IP）核實(shí)現(xiàn)SoC的設(shè)計(jì)方法具有開發(fā)周期短、設(shè)計(jì)簡(jiǎn)單和性能穩(wěn)定等優(yōu)點(diǎn)，因此該方法得到廣泛的應(yīng)用。雖然IP核復(fù)用的方法簡(jiǎn)化了SoC的設(shè)計(jì)，但是由于IP核的復(fù)雜性和數(shù)模混合IP核的應(yīng)用增加等問(wèn)題，導(dǎo)致SoC的測(cè)試越來(lái)越

2、困難。目前，國(guó)內(nèi)外對(duì)于數(shù)字集成電路的測(cè)試已經(jīng)能夠很好的完成，而對(duì)于混合信號(hào)集成電路的測(cè)試則還存在不足。隨著混合信號(hào)電路在SoC中的應(yīng)用越來(lái)越廣泛，對(duì)于混合信號(hào)電路的測(cè)試需求變得越來(lái)越強(qiáng)烈，因此，如何解決混合信號(hào)電路的測(cè)試是解決SoC測(cè)試問(wèn)題的關(guān)鍵。
　　本研究主要內(nèi)容包括：⑴針對(duì)具有特殊測(cè)試要求的IP核采用內(nèi)建自測(cè)試（BIST）。主要完成基于BIST方法的ADC測(cè)試IP核的設(shè)計(jì)與驗(yàn)證，所設(shè)計(jì)的ADC測(cè)試IP核能夠完成對(duì)ADC的呆滯