異構(gòu)多核系統(tǒng)中二級共享存儲器的設(shè)計實現(xiàn).pdf

1、多核技術(shù)的出現(xiàn)使得微處理器的性能持續(xù)提高，此時處理器與存儲器間的速度差異問題成為限制處理器性能發(fā)揮的一個主要因素。本文針對一種面向高密度計算的異構(gòu)多核SoC系統(tǒng)，提出了一種層次化的共享二級存儲結(jié)構(gòu)(L2-Cache)，以緩解系統(tǒng)數(shù)據(jù)處理速度與外部存儲間的速度差異。所設(shè)計的層次化存儲結(jié)構(gòu)提供對象數(shù)據(jù)緩存功能，利用計數(shù)替換策略，減少二級存儲污染，提高有效數(shù)據(jù)命中率;在計算時間間隙實現(xiàn)數(shù)據(jù)準(zhǔn)確預(yù)讀取和L2-主存同步操作，增加有效存儲帶寬。最終

2、測試結(jié)果表明，采用層次化存儲結(jié)構(gòu)的設(shè)計兼顧了不同訪存比應(yīng)用的數(shù)據(jù)訪存特性，平均訪存性能提高31.1％，不同規(guī)模的矩陣運算最高獲得1.573的加速比，整體任務(wù)計算時間平均減少了27.8％。
　　本文主要工作如下:
　　1、本文基于對多核系統(tǒng)的分析，提出一種適應(yīng)系統(tǒng)的緩存結(jié)構(gòu)，命名為共享二級存儲(L2)的Cache結(jié)構(gòu)，在Cache的映射方法、替換算法、數(shù)據(jù)預(yù)取三個方面進(jìn)行了優(yōu)化。該結(jié)構(gòu)充分發(fā)揮了多核系統(tǒng)的優(yōu)勢，利用計算時間間隙

3、實現(xiàn)數(shù)據(jù)預(yù)取和L2-主存同步操作，提高L2命中率，減少數(shù)據(jù)訪存需要的片外存儲帶寬，提高了系統(tǒng)運算性能。
　　2、對上述設(shè)計結(jié)構(gòu)進(jìn)行硬件設(shè)計，首先介紹設(shè)計的整體架構(gòu)，分出不同的模塊架構(gòu)，然后詳細(xì)介紹各關(guān)鍵模塊的設(shè)計功能、工作原理、硬件設(shè)計、工作流程等。設(shè)計主要包括控制通路和數(shù)據(jù)通路，控制通路根據(jù)多核系統(tǒng)發(fā)過來的存儲控制命令和數(shù)據(jù)請求，計算讀/寫地址和預(yù)取地址，判斷命中與否，以此對請求數(shù)據(jù)類型分類，最后按照優(yōu)先級并行或串行下發(fā)任務(wù)信息