版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著電子信息技術(shù)的發(fā)展,現(xiàn)代電子設(shè)備中信號復(fù)雜度不斷增加,對模數(shù)轉(zhuǎn)換器(ADC)的速度和精度要求也越來越高,時間交織ADC(TIADC)系統(tǒng)能夠提升模數(shù)轉(zhuǎn)換器的速度并保持單片ADC的精度,然而由于各ADC芯片、信號路徑和各ADC中采樣保持(SHA)電路的不一致性,導(dǎo)致了TIADC通道間的失調(diào)失配、增益失配、采樣時間失配、帶寬失配等問題,其中采樣時間失配和帶寬失配會嚴(yán)重影響系統(tǒng)性能,因此精確地估計并校正采樣時間失配和帶寬失配對提升TIAD
2、C系統(tǒng)性能具有非常重要的意義。
本文研究和分析了TIADC系統(tǒng)的基本原理、模型及系統(tǒng)中存在的失配問題,分析了采樣時間失配和帶寬失配的特點,采取了一種前臺校準(zhǔn)方法校正TIADC系統(tǒng)中的失配,通過參數(shù)提取對正弦擬合進(jìn)行改進(jìn),達(dá)到分離和估算采樣時間失配和帶寬失配的目的,并在數(shù)字域完成了TIADC系統(tǒng)的校正。本文首先對TIADC系統(tǒng)注入低頻測試信號,使用正弦擬合對輸出數(shù)據(jù)擬合,根據(jù)正弦擬合與TIADC系統(tǒng)中各失配的映射關(guān)系,得到相應(yīng)通
3、道的失調(diào)失配值和增益失配值;然后對TIADC系統(tǒng)注入高頻測試信號,使用正弦擬合估算參數(shù),通過對子ADC中的SHA電路進(jìn)行一階低通近似并對相位參數(shù)進(jìn)行提取,分離得到采樣時間失配值和帶寬失配值;最后使用加法器和乘法器對失調(diào)失配和增益失配進(jìn)行校正、調(diào)整輸入時鐘延時校正采樣時間失配、改變基于Farrow結(jié)構(gòu)的分?jǐn)?shù)延時濾波器中的相位失配值校正帶寬失配,從而實現(xiàn)了帶寬失配的實時校正。根據(jù)分離后的失配值分別校正采樣時間失配和帶寬失配,實現(xiàn)了失配的精確
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 時間交織ADC全數(shù)字校準(zhǔn)算法的研究與設(shè)計.pdf
- 基于正弦擬合的ADC快速測試算法的設(shè)計與實現(xiàn).pdf
- 基于FPGA高速時間交織ADC校準(zhǔn)與研究.pdf
- 時間交織ADC后臺數(shù)字校準(zhǔn)算法的研究.pdf
- 基于最小二乘算法的ADC正弦擬合測試研究與實現(xiàn).pdf
- 基于調(diào)制的時間交織ADC數(shù)字校準(zhǔn)技術(shù)研究.pdf
- 一種基于后臺校正的時間交織ADC設(shè)計與實現(xiàn).pdf
- 時間交織ADC數(shù)字校正算法的研究與開發(fā).pdf
- 多通道時間交織流水線ADC的研究與設(shè)計.pdf
- 6位2GSps時間交織ADC設(shè)計.pdf
- 分時交替ADC頻域加權(quán)校準(zhǔn)算法的設(shè)計及實現(xiàn).pdf
- 時分交替ADC系統(tǒng)數(shù)字校準(zhǔn)算法與FPGA實現(xiàn).pdf
- 一種采用新型時間交織技術(shù)ADC的設(shè)計.pdf
- 用于時間交織ADC的時鐘接收及分布網(wǎng)絡(luò)設(shè)計.pdf
- 時間交織ADC多路選擇采樣-保持電路設(shè)計.pdf
- 多通道時間交叉ADC校準(zhǔn)技術(shù)研究及實現(xiàn).pdf
- 一種流水線ADC數(shù)字校準(zhǔn)算法的實現(xiàn)與研究.pdf
- 時分交替ADC系統(tǒng)偏置、增益失配校準(zhǔn)算法的研究與FPGA實現(xiàn).pdf
- 12位帶數(shù)字校準(zhǔn)的SAR ADC設(shè)計與實現(xiàn).pdf
- 交織與解交織的算法研究及FPGA實現(xiàn).pdf
評論
0/150
提交評論