已閱讀1頁,還剩79頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、在納米工藝節(jié)點下,為了滿足系統(tǒng)要求驅(qū)動模數(shù)轉(zhuǎn)換器(ADC)向高速、高精度和低功耗領(lǐng)域發(fā)展。由于SAR ADC具有低功耗、結(jié)構(gòu)簡單、易集成等優(yōu)點成為研究的熱點。為滿足高精度應用需求,本文主要研究了在12位SAR ADC中數(shù)字校準算法,為減小采樣電容的面積開銷及輸入負載本文采用分裂電容陣列的電容DAC。
影響SAR ADC線性度的主要是電容失配,針對這個問題本論文在自校準算法的基礎(chǔ)上提出了改進算法。改進算法節(jié)省了1/4的電容開銷,
2、可以直接利用數(shù)字電路對誤差電壓進行校準,取得了較好的校準效果。針對低功耗的要求,在對比分析了4種開關(guān)方式后,選擇能效最好的單片開關(guān)方式,相對于傳統(tǒng)的開關(guān)方式這種方法可以節(jié)省81%的功耗開銷。另外,論文詳細分析了分裂電容結(jié)構(gòu)原理,為改善線性度,本文設(shè)計了衰減電容為整數(shù)電容的兩段式電容陣列。最后論文通過MATLAB建模的方式確定了關(guān)鍵電路模塊的指標,本文詳細分析關(guān)鍵電路模塊原理。
最后基于分裂電容陣列的數(shù)字校準算法設(shè)計實現(xiàn)了一個1
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 12位帶數(shù)字校準的saradc設(shè)計與實現(xiàn)
- 一種帶數(shù)字校準電路的10位SAR-ADC設(shè)計.pdf
- 帶數(shù)字前臺校正的12位5MHz SAR ADC設(shè)計.pdf
- 多通道SAR ADC數(shù)字后臺校準技術(shù)的研究與實現(xiàn).pdf
- 無校準低功耗12位100MS-s ADC的設(shè)計與實現(xiàn).pdf
- 一種12位低功耗SAR ADC的研究與實現(xiàn).pdf
- 帶冗余位的14位20MSPS SAR ADC設(shè)計研究.pdf
- 12位100MSps低功耗SAR ADC的研究與設(shè)計.pdf
- 面向WSN節(jié)點的12位SAR ADC的研究.pdf
- 帶模擬后臺校正的14位低功耗SAR ADC設(shè)計.pdf
- 分時交替ADC時鐘失配數(shù)字校準設(shè)計與FPGA實現(xiàn).pdf
- 紅外讀出電路用12位ADC的設(shè)計與實現(xiàn).pdf
- 流水線ADC中Offline數(shù)字校準電路的設(shè)計與實現(xiàn).pdf
- 時分交替ADC系統(tǒng)數(shù)字校準算法與FPGA實現(xiàn).pdf
- 12-bit 20MS-s帶數(shù)字后臺校準的流水線ADC的設(shè)計.pdf
- 12位高速ADC中采樣保持器設(shè)計與實現(xiàn).pdf
- 16通道12位R-C結(jié)構(gòu)SAR ADC的研究與設(shè)計.pdf
- 8位1GSPS SAR ADC的研究與設(shè)計.pdf
- 一種16位SAR ADC的設(shè)計.pdf
- 高速低功耗SAR ADC的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論