車載信息終端核心板硬件設(shè)計(jì)與實(shí)現(xiàn).pdf

1、車載信息終端是對(duì)車輛發(fā)動(dòng)機(jī)數(shù)據(jù)、車內(nèi)狀況、車輛地理位置信息進(jìn)行采集、存儲(chǔ)，并能將這些信息傳輸?shù)胶笈_(tái)管理平臺(tái)，且具備良好的人機(jī)交互能力與一定娛樂功能的設(shè)備。國(guó)內(nèi)外，對(duì)車載信息終端都有一定的研究。國(guó)外，車載信息終端在適用性方面存在較大問題。國(guó)內(nèi)，除在車輛適用性方面存在問題以外，終端自身的信息處理能力，信息傳輸能力，可擴(kuò)展性以及功能豐富性都存在嚴(yán)重的不足，不能滿足后臺(tái)管理平臺(tái)和車輛駕駛?cè)藛T的相關(guān)需求。本課題從解決目前國(guó)內(nèi)外車載信息終端所存在的

2、問題出發(fā)，以研究車載信息終端核心板實(shí)現(xiàn)的關(guān)鍵技術(shù)為論文落腳點(diǎn)，按照以下思路來(lái)展開:
　　 針對(duì)車載信息終端的功能需求，硬件設(shè)計(jì)上，從高度提升車載信息終端信息的處理、采集、存儲(chǔ)、傳輸、人機(jī)交互等能力的角度，來(lái)解決國(guó)內(nèi)外車載信息終端功能簡(jiǎn)易和車輛適用性問題，進(jìn)而提出車載信息終端核心板的整體設(shè)計(jì)方案，以及相關(guān)電路具體設(shè)計(jì)方案。
　　 DDR3信號(hào)傳輸鏈路設(shè)計(jì)是決定核心板能否成功設(shè)計(jì)的關(guān)鍵環(huán)節(jié)之一。本文針對(duì)DDR3信號(hào)傳輸鏈路中

3、所存在的反射、串?dāng)_問題，詳細(xì)分析高速數(shù)字信號(hào)的串?dāng)_、反射等信號(hào)完整性問題的產(chǎn)生機(jī)理，借助Cadence信號(hào)完整性仿真工具，利用CPU和DDR3的IBIS模型，通過仿真對(duì)比分析，并最終確定出滿足DDR3噪聲容限的驅(qū)動(dòng)器輸出阻抗、傳輸線特征阻抗、PCB介質(zhì)厚度、傳輸線最小間距等傳輸線鏈路參數(shù)的設(shè)計(jì)值，來(lái)解決反射、串?dāng)_給系統(tǒng)帶來(lái)的噪聲容限降低問題。針對(duì)JEDEC所規(guī)定的DDR3時(shí)序規(guī)范，詳細(xì)分析讀、寫DDR3信號(hào)的建立和保持機(jī)制，并最終給出D

4、DR3數(shù)據(jù)信號(hào)驅(qū)動(dòng)器緩沖時(shí)間、數(shù)據(jù)信號(hào)傳輸時(shí)間與DDR3時(shí)鐘信號(hào)傳輸時(shí)間的對(duì)應(yīng)關(guān)系，進(jìn)而指導(dǎo)DDR3傳輸線設(shè)計(jì)。從而解決DDR3信號(hào)傳輸鏈路中的信號(hào)完整性和時(shí)序問題。
　　 電源完整性問題是影響核心板能否成功設(shè)計(jì)的又一關(guān)鍵因素。本文針對(duì)核心板各路電源軌道的紋波要求，從電源分配網(wǎng)絡(luò)(PDN)的角度，分析高速數(shù)字電路供電系統(tǒng)的所有環(huán)節(jié)，借助Cadence電源完整性設(shè)計(jì)工具，通過仿真對(duì)比分析出，大封裝大電容和小封裝小電容對(duì)降低各個(gè)頻率

5、段電源阻抗作用，并根據(jù)仿真結(jié)果，確定出，使得在幾十KHz到幾百M(fèi)Hz的頻率范圍內(nèi)，電源阻抗都低于由紋波要求所計(jì)算出來(lái)的各路電源軌道的目標(biāo)阻抗的電容分配網(wǎng)絡(luò)，從而解決核心板的電源完整性問題。
　　 經(jīng)測(cè)試，核心板DDR3部分信號(hào)質(zhì)量無(wú)過沖、毛刺等問題，差分信號(hào)相位滿足設(shè)計(jì)要求。電源部分，除DDR供電外，其余各路電源紋波峰峰值Vp-p都在30mv以內(nèi)，而DDR部分實(shí)測(cè)的電源紋波峰峰值Vp-p為113mv，滿足芯片手冊(cè)所要求的150m