改進(jìn)電路設(shè)計(jì)規(guī)程提高可測(cè)試性

1、高速PCB設(shè)計(jì)指南1高速高速PCBPCB設(shè)計(jì)指南之三設(shè)計(jì)指南之三第一篇第一篇改進(jìn)電路設(shè)計(jì)規(guī)程提高可測(cè)試性改進(jìn)電路設(shè)計(jì)規(guī)程提高可測(cè)試性隨著微型化程度不斷提高，元件和布線技術(shù)也取得巨大發(fā)展，例如BGA外殼封裝的高集成度的微型IC，以及導(dǎo)體之間的絕緣間距縮小到0.5mm，這些僅是其中的兩個(gè)例子。電子元件的布線設(shè)計(jì)方式，對(duì)以后制作流程中的測(cè)試能否很好進(jìn)行，影響越來越大。下面介紹幾種重要規(guī)則及實(shí)用提示。通過遵守一定的規(guī)程（DFTDesignfTe

2、stability，可測(cè)試的設(shè)計(jì)），可以大大減少生產(chǎn)測(cè)試的準(zhǔn)備和實(shí)施費(fèi)用。這些規(guī)程已經(jīng)過多年發(fā)展，當(dāng)然，若采用新的生產(chǎn)技術(shù)和元件技術(shù)，它們也要相應(yīng)的擴(kuò)展和適應(yīng)。隨著電子產(chǎn)品結(jié)構(gòu)尺寸越來越小，目前出現(xiàn)了兩個(gè)特別引人注目的問題：一是可接觸的電路節(jié)點(diǎn)越來越少；二是像在線測(cè)試（InCircuitTest）這些方法的應(yīng)用受到限制。為了解決這些問題，可以在電路布局上采取相應(yīng)的措施，采用新的測(cè)試方法和采用創(chuàng)新性適配器解決方案。第二個(gè)問題的解決還涉及到

3、使原來作為獨(dú)立工序使用的測(cè)試系統(tǒng)承擔(dān)附加任務(wù)。這些任務(wù)包括通過測(cè)試系統(tǒng)對(duì)存儲(chǔ)器組件進(jìn)行編程或者實(shí)行集成化的元器件自測(cè)試（BuiltinSelfTest，BIST，內(nèi)建的自測(cè)試）。將這些步驟轉(zhuǎn)移到測(cè)試系統(tǒng)中去，總起來看，還是創(chuàng)造了更多的附加價(jià)值。為了順利地實(shí)施這些措施，在產(chǎn)品科研開發(fā)階段，就必須有相應(yīng)的考慮。1、什么是可測(cè)試性什么是可測(cè)試性可測(cè)試性的意義可理解為：測(cè)試工程師可以用盡可能簡(jiǎn)單的方法來檢測(cè)某種元件的特性，看它能否滿足預(yù)期的功能

4、。簡(jiǎn)單地講就是：l檢測(cè)產(chǎn)品是否符合技術(shù)規(guī)范的方法簡(jiǎn)單化到什么程度？l編制測(cè)試程序能快到什么程度？l發(fā)現(xiàn)產(chǎn)品故障全面化到什么程度？l接入測(cè)試點(diǎn)的方法簡(jiǎn)單化到什么程度？為了達(dá)到良好的可測(cè)試必須考慮機(jī)械方面和電氣方面的設(shè)計(jì)規(guī)程。當(dāng)然，要達(dá)到最佳的可測(cè)試性，需要付出一定代價(jià)，但對(duì)整個(gè)工藝流程來說，它具有一系列的好處，因此是產(chǎn)品能否成功生產(chǎn)的重要前提。2、為什么要發(fā)展測(cè)試友好技術(shù)、為什么要發(fā)展測(cè)試友好技術(shù)過去，若某一產(chǎn)品在上一測(cè)試點(diǎn)不能測(cè)試，那么

5、這個(gè)問題就被簡(jiǎn)單地推移到直一個(gè)測(cè)試點(diǎn)上去。如果產(chǎn)品缺陷在生產(chǎn)測(cè)試中不能發(fā)現(xiàn)，則此缺陷的識(shí)別與診斷也會(huì)簡(jiǎn)單地被推移到功能和系統(tǒng)測(cè)試中去。相反地，今天人們?cè)噲D盡可能提前發(fā)現(xiàn)缺陷，它的好處不僅僅是成本低，更重要的是今天的產(chǎn)品非常復(fù)雜，某些制造缺陷在功能測(cè)試中可能根本檢查不出來。例如某些要預(yù)先裝軟件或編程的元件，就存在這樣的問題。（如快閃存儲(chǔ)器或ISPs：InSystemProgrammableDevices系統(tǒng)內(nèi)可編程器件）。這些元件的編程必

6、須在研制開發(fā)階段就計(jì)劃好，而測(cè)試系統(tǒng)也必須掌握這種編程。測(cè)試友好的電路設(shè)計(jì)要費(fèi)一些錢，然而，測(cè)試?yán)щy的電路設(shè)計(jì)費(fèi)的錢會(huì)更多。測(cè)試本身是有成本的，測(cè)試成本隨著測(cè)試級(jí)數(shù)的增加而加大；從在線測(cè)試到功能測(cè)試以及系統(tǒng)測(cè)試，測(cè)試費(fèi)用越來越大。如果跳過其中一項(xiàng)測(cè)試，所耗費(fèi)用甚至?xí)?。一般的?guī)則是每高速PCB設(shè)計(jì)指南3連。這條規(guī)則對(duì)于ASIC元件也適用，這些元件也應(yīng)有一個(gè)引線腳，通過它，可將輸出端帶到高歐姆狀態(tài)。如果元件在接通工作電壓時(shí)可實(shí)行復(fù)位，這

7、對(duì)于由測(cè)試器來引發(fā)復(fù)位也是非常有幫助的。在這種情況下，元件在測(cè)試前就可以簡(jiǎn)單地置于規(guī)定的狀態(tài)。不用的元件引線腳同樣也應(yīng)該是可接觸的，因?yàn)樵谶@些地方未發(fā)現(xiàn)的短路也可能造成元件故障。此外，不用的門電路往往在以后會(huì)被利用于設(shè)計(jì)改進(jìn)，它們可能會(huì)改接到電路中來。所以同樣重要的是，它們從一開始就應(yīng)經(jīng)過測(cè)試，以保證其工件可靠。6、改進(jìn)可測(cè)試性、改進(jìn)可測(cè)試性使用探針床適配器時(shí)，改進(jìn)可測(cè)試性的建議套牢孔l呈對(duì)角線配置l定位精度為0.05mm（2mil）l

8、直徑精度為0.0760mm（30mil）l相對(duì)于測(cè)試點(diǎn)的定位精度為0.05mm（2mil）l離開元件邊緣距離至少為3mml不可穿通接觸測(cè)試點(diǎn)l盡可能為正方形l測(cè)試點(diǎn)直徑至少為0.88mm（35mil）l測(cè)試點(diǎn)大小精度為0.076mm（3mil）l測(cè)試點(diǎn)之間間隔精度為0.076mm（3mil）l測(cè)試點(diǎn)間隔盡可能為2.5mml鍍錫，端面可直接焊接l距離元件邊緣至少為3mml所有測(cè)試點(diǎn)應(yīng)可能處于插件板的背面l測(cè)試點(diǎn)應(yīng)均勻布在插件板上l每個(gè)節(jié)點(diǎn)

9、至少有一個(gè)測(cè)試點(diǎn)（100％通道）l備用或不用的門電路都有測(cè)試點(diǎn)l供電電源的多外測(cè)試點(diǎn)分布在不同位置元件標(biāo)志l標(biāo)志文字同一方向l型號(hào)、版本、系列號(hào)及條形碼明確標(biāo)識(shí)l元件名稱要清晰可見，且盡可能直接標(biāo)在元件近旁7、關(guān)于快閃存儲(chǔ)器和其它可編程元件、關(guān)于快閃存儲(chǔ)器和其它可編程元件快閃存儲(chǔ)器的編程時(shí)間有時(shí)會(huì)很長(zhǎng)（對(duì)于大的存儲(chǔ)器或存儲(chǔ)器組可達(dá)1分鐘）。因此，此時(shí)不容許有其它元件的逆驅(qū)動(dòng)，否則快閃存儲(chǔ)器可能會(huì)受到損害。為了避免這種情況，必須將所有與地