數(shù)字集成電路可測(cè)性設(shè)計(jì)及驗(yàn)證方法學(xué)99ppt

1、數(shù)字集成電路可測(cè)性設(shè)計(jì)及驗(yàn)證平臺(tái),2015年4月,主要內(nèi)容,可測(cè)性基礎(chǔ)可測(cè)性設(shè)計(jì)工具驗(yàn)證的必要性驗(yàn)證方法學(xué)介紹驗(yàn)證工具介紹,2,共99頁(yè),2024/3/26,主要內(nèi)容,可測(cè)性基礎(chǔ)可測(cè)性設(shè)計(jì)工具驗(yàn)證的必要性驗(yàn)證方法學(xué)介紹驗(yàn)證工具介紹,3,共99頁(yè),2024/3/26,可測(cè)性基礎(chǔ),什么是可測(cè)性設(shè)計(jì)？物理瑕疵及故障模型單一故障模型：SAF Model可測(cè)性設(shè)計(jì)常用方法檢測(cè)SAF的算法：D算法測(cè)試矢量集故障覆蓋率,4

2、,共99頁(yè),2024/3/26,什么是可測(cè)性設(shè)計(jì)？,可測(cè)性設(shè)計(jì), Design For Test,即DFT 。 為了測(cè)試所設(shè)計(jì)IC有沒(méi)有被正確的制造出來(lái)（測(cè)試半導(dǎo)體生產(chǎn)處理過(guò)程中的瑕疵，不是測(cè)試芯片設(shè)計(jì)的對(duì)錯(cuò))。 DFT=增加芯片邏輯+生成測(cè)試矢量集（供測(cè)試設(shè)備用）,5,共99頁(yè),2024/3/26,物理瑕疵和故障模型,1.開(kāi)路和短路 2.金屬線之間的電橋 3.漏源穿通,CMOS反相器中的物理缺陷,6

3、,共99頁(yè),2024/3/26,,物理故障 邏輯故障 封裝引腳間的漏電或短路 單一固定故障芯片焊接點(diǎn)到管腳連線斷裂 延時(shí)故障表面玷污、含濕氣 短路或者開(kāi)路故障金屬層遷移、應(yīng)力、脫皮 …金屬層開(kāi)路、短路 ………,,,,7,共99頁(yè),2024/3/26,DFT常用方法,功能點(diǎn)測(cè)試 需在每個(gè)測(cè)試點(diǎn)增加可控的輸入和輸出，I/O增加掃描測(cè)試（

4、基于D算法） 結(jié)構(gòu)化的DFT技術(shù)，全掃描和部分掃描內(nèi)建自測(cè)試 消除了對(duì)ATE的存儲(chǔ)能力和頻率的限制，更具發(fā)展?jié)摿?8,共99頁(yè),2024/3/26,D算法,D算法是20世紀(jì)60年代IBM提出測(cè)試SAF（stuck-at fault model，簡(jiǎn)稱SAF模型）的，D算法在沒(méi)有故障和有故障的電路之間產(chǎn)生了邏輯的差異（Discrepancy），D為Discrepancy縮寫(xiě)，D算法即為差異算法。經(jīng)典的D算法如下：

5、1、瞄準(zhǔn)特定的SAF。2、驅(qū)動(dòng)故障節(jié)點(diǎn)為反向值。3、把錯(cuò)誤傳送到輸出端口。4、記錄測(cè)試向量，減掉已測(cè)試過(guò)的故障。,9,共99頁(yè),2024/3/26,D算法,第一步：是把某個(gè)節(jié)點(diǎn)作為測(cè)試目標(biāo)，我們把U1的輸出端作為測(cè)試的目標(biāo)，探測(cè)它有無(wú)SA0的故障。,10,共99頁(yè),2024/3/26,D算法,第二步：是通過(guò)驅(qū)動(dòng)該節(jié)點(diǎn)為相反的值以激活（activate）目標(biāo)的故障。 輸入端口輸入邏輯“0”，如U1輸出沒(méi)有SA0的故障，

6、其邏輯“1”；如U1輸出有SA0的故障，其邏輯為“0”。 可以通過(guò)測(cè)試其邏輯值來(lái)判斷值該節(jié)點(diǎn)是否有SA0的故障。,11,共99頁(yè),2024/3/26,D算法,第三步：是把故障效應(yīng)傳送到輸出端口，可以在輸出端口觀測(cè)到其邏輯值，有故障節(jié)點(diǎn)的邏輯值通過(guò)組合電路后可能會(huì)反向，但是差異還保留著。,12,共99頁(yè),2024/3/26,D算法,第四步：記錄向量。成功的測(cè)試向量被記錄在內(nèi)存里，已測(cè)試的故障從目標(biāo)故障的清單里減掉。,13,共

7、99頁(yè),2024/3/26,可測(cè)試的觸發(fā)器有兩種模式： 正常模式——在這種模式下，所設(shè)計(jì)芯片以設(shè)計(jì)的原來(lái)功能工作； 測(cè)試模式——在這種模式下，所設(shè)計(jì)芯片進(jìn)行生產(chǎn)測(cè)試。,掃描測(cè)試,14,共99頁(yè),2024/3/26,掃描測(cè)試,標(biāo)準(zhǔn)D觸發(fā)器,與標(biāo)準(zhǔn)D觸發(fā)器等效的掃描觸發(fā)器,15,共99頁(yè),2024/3/26,使用掃描觸發(fā)器，會(huì)增加設(shè)計(jì)的面積，增加了路徑的延遲，增大了觸發(fā)器的輸出負(fù)載和電路的功耗。,掃描測(cè)試,16,共99頁(yè),

8、2024/3/26,掃描測(cè)試流程,,17,共99頁(yè),2024/3/26,測(cè)試矢量集（Test Pattern）,由一個(gè)或多個(gè)測(cè)試序列組成的測(cè)試矢量，測(cè)試矢量包含輸入激勵(lì)和預(yù)期的輸出響應(yīng)，以測(cè)試一個(gè)目標(biāo)的故障。,18,共99頁(yè),2024/3/26,業(yè)界產(chǎn)品測(cè)試方法,,,ATE： Automatic Test Equipment,19,共99頁(yè),2024/3/26,,20,共99頁(yè),2024/3/26,主要內(nèi)容,可測(cè)性基礎(chǔ)可測(cè)性設(shè)計(jì)工具

9、驗(yàn)證的必要性驗(yàn)證方法學(xué)介紹驗(yàn)證工具介紹,21,共99頁(yè),2024/3/26,DFT Compiler,Synopsys公司的集成于Design Compiler的先進(jìn)測(cè)試綜合工具獨(dú)創(chuàng)的“一遍測(cè)試綜合”技術(shù)功能強(qiáng)大的掃描式可測(cè)性設(shè)計(jì)分析、綜合和驗(yàn)證技術(shù)支持RTL級(jí)、門(mén)級(jí)的掃描測(cè)試設(shè)計(jì)規(guī)則檢查，以及給予約束的掃描鏈插入和優(yōu)化啟動(dòng)命令source /opt/demo/synopsys.env d

10、esign_vision &,22,共99頁(yè),2024/3/26,設(shè)計(jì)流程,,23,共99頁(yè),2024/3/26,1.Scan-Ready Synthesis,DFT Compiler,24,共99頁(yè),2024/3/26,2.Set ATE Configuration,25,共99頁(yè),2024/3/26,即測(cè)試時(shí)鐘周期為100ns，輸入端口的數(shù)據(jù)輸入到達(dá)時(shí)間為5ns，雙向端口的數(shù)據(jù)輸入到達(dá)時(shí)間為55ns，輸出端口的數(shù)據(jù)程序采樣（

11、strobe）時(shí)間為40ns。 測(cè)試時(shí)間參數(shù)的設(shè)置一般放在.synopsys_dc.setup文件中，也可以包含在DC綜合腳本文件里。測(cè)試時(shí)鐘定義了驅(qū)動(dòng)所有掃描觸發(fā)器的時(shí)鐘，測(cè)試時(shí)鐘一般與電路的工作時(shí)鐘不同，它是由ATE提供的，只在測(cè)試時(shí)使用。DFTC進(jìn)行設(shè)計(jì)時(shí)，假設(shè)ATE對(duì)芯片做測(cè)試的所有時(shí)鐘周期是相同的，等于test_default _period。,2.Set ATE Configuration,26,共99頁(yè),2024/3/

12、26,3.Pre-Scan Check,執(zhí)行create_test_protocol命令,生成測(cè)試協(xié)議執(zhí)行dft_drc命令，檢查設(shè)計(jì)中有無(wú)測(cè)試設(shè)計(jì)規(guī)則的違規(guī)。典型的設(shè)計(jì)綜合規(guī)則有： capacitance, transition, and fanout典型的測(cè)試設(shè)計(jì)規(guī)則主要檢查 1. 設(shè)計(jì)中是否有測(cè)試違規(guī)使得無(wú)法插入掃描鏈 2. 設(shè)計(jì)中是否有測(cè)試違規(guī)使得無(wú)法捕獲數(shù)據(jù) 3. 設(shè)計(jì)中是否有測(cè)試違規(guī)使得測(cè)試覆

13、蓋率降低,27,共99頁(yè),2024/3/26,4.Scan Specification,在DFTC中，可以用set_scan_configuration命 令進(jìn)行掃描路徑的管理set_scan_configuration -chain_count 6set_scan_configuration -clock_mixing mix_clocksset_scan_configuration -internal_clocks

14、trueset_scan_configuration -add_lockup false,28,共99頁(yè),2024/3/26,4.Scan Specification,用下面的命令定義設(shè)計(jì)中其中一條掃描鏈：set_dft_signal -view spec -type ScanDataIn -port SI1set_dft_signal -view spec -type ScanDataOut -port SO1

15、set_dft_signal -view spec -type ScanEnable -port SE –active_satate1set_san_path -view spec C1 -scan_data_in SI1 –scan_data_out S01,29,共99頁(yè),2024/3/26,5.Scan Preview,執(zhí)行preview_dft：1.檢查掃描路徑的一致性2.確定掃描鏈的數(shù)目3.分派掃描單元和

16、為掃描單元排次序4.加入連接的硬件,30,共99頁(yè),2024/3/26,6.Scan Chain Synthesis,執(zhí)行insert_dft,讀取已預(yù)覽的掃描結(jié)構(gòu)進(jìn)行所需要的掃描代替插入測(cè)試點(diǎn)保證沒(méi)有競(jìng)爭(zhēng)連接掃描路徑把違規(guī)減少到最少,31,共99頁(yè),2024/3/26,Setting the Effort Level,32,共99頁(yè),2024/3/26,7.Post-Scan Check,33,共99頁(yè),2024/3/2

17、6,34,共99頁(yè),2024/3/26,8.Estimate Test coverage,35,共99頁(yè),2024/3/26,File Output,,write -format verilog –hierarchy –output ./netlist/top_pad.svwrite_sdc ./sdc/top_pad.sdcwrite_test_protocol -format stil -output ./spf/top

18、_pad.spf.sv文件和.sdc文件供布局布線工具Astro生成芯片版圖.spf文件供測(cè)試矢量生成工具Tetramax生成與測(cè)試矢量集，待芯片流片封裝好后，測(cè)試矢量集供ATE設(shè)備來(lái)測(cè)試芯片。,36,共99頁(yè),2024/3/26,主要內(nèi)容,可測(cè)性基礎(chǔ)可測(cè)性設(shè)計(jì)工具驗(yàn)證的必要性驗(yàn)證方法學(xué)介紹驗(yàn)證工具介紹,37,共99頁(yè),2024/3/26,驗(yàn)證的必要性,驗(yàn)證的概念，驗(yàn)證與測(cè)試的區(qū)別。經(jīng)驗(yàn)表明，驗(yàn)證已經(jīng)占到整個(gè)產(chǎn)品開(kāi)

19、發(fā)周期的70%以上，它已經(jīng)成為復(fù)雜SOC（System on-Chip）開(kāi)發(fā)中的重要壁壘。,38,共99頁(yè),2024/3/26,典型流程,時(shí)序 不滿足,動(dòng)態(tài)仿真正確,Verification is not just very hard, it is very, very hard?沒(méi)有一個(gè)簡(jiǎn)單的工具可以解決你所有的驗(yàn)證問(wèn)題。(VSIA,Virtual Socket Interface Alliance),3

20、9,共99頁(yè),2024/3/26,主要內(nèi)容,可測(cè)性基礎(chǔ)可測(cè)性設(shè)計(jì)工具驗(yàn)證的必要性驗(yàn)證方法學(xué)介紹驗(yàn)證工具介紹,40,共99頁(yè),2024/3/26,驗(yàn)證方法學(xué),方法學(xué)：又稱方法論，是一門(mén)學(xué)問(wèn)采用的方法、規(guī)則與公理；一種特定的做法或一套做法。驗(yàn)證方法學(xué)：指完成驗(yàn)證過(guò)程中的一系列方法、技術(shù)和規(guī)范。 仿真技術(shù) 靜態(tài)技術(shù) 物理驗(yàn)證,41,共99頁(yè),2024/3/26,仿真技術(shù),基于事件的仿真--任何一個(gè)輸入的變化都被標(biāo)記

21、為事件，即常說(shuō)的功能仿真，精度高，速度慢。比如Modelsim, VCS?；谥芷诘姆抡?-單周期內(nèi)只檢查一次輸入并計(jì)算設(shè)計(jì)的輸出邏輯值。速度快，無(wú)時(shí)序、毛刺。比如Cyclone。事務(wù)級(jí)仿真--一堆事件的集合即為事務(wù)，即常說(shuō)的驗(yàn)證平臺(tái)。軟硬件協(xié)同驗(yàn)證--需要專門(mén)的軟硬件，成本高 。,42,共99頁(yè),2024/3/26,傳統(tǒng)仿真系統(tǒng),DUT：Design Under Test適用于基于事件的仿真和基于周期的仿真。適用于簡(jiǎn)單的設(shè)計(jì)

22、。,缺點(diǎn)：1.可擴(kuò)展性差2.可重用性差,43,共99頁(yè),2024/3/26,層次化的驗(yàn)證系統(tǒng),,適用于事務(wù)級(jí)仿真優(yōu)點(diǎn)：1.可擴(kuò)展性好2.可重用性好,44,共99頁(yè),2024/3/26,為什么要用事務(wù)級(jí)仿真？,基于事件的仿真與事務(wù)級(jí)仿真的比較,45,共99頁(yè),2024/3/26,事務(wù)級(jí)仿真,RVM： Reference Methodology Methodology, Synopsys公司。VMM：Verificatio

23、n Methodology Manual, ARM公司和Synopsys公司。AVM：Advanced Verification Methodology, Mentor公司。OVM：Open Verification Methodology, Cadence公司和Mentor公司UVM： Universal Verification Methodology, Cadence公司,46,共9

24、9頁(yè),2024/3/26,為什么選用OVM？,各種驗(yàn)證方法學(xué)比較,47,共99頁(yè),2024/3/26,SystemVerilog介紹,SystemVerilog結(jié)合了Verilog和C++的概念，具有如下新功能：1.面向?qū)ο缶幊?OOP) 、2.隨機(jī)約束(Constraint Random)、3.斷言(Assertion) 、4.功能覆蓋率(Functional Coverage) 。,48,共99頁(yè),2024/3/26,OOP

25、：Object-oriented programming類：定義實(shí)物的抽象特點(diǎn)，包含方法和屬性。對(duì)象：類的實(shí)例。方法：類的行為。繼承：子類包含類的特性。,SystemVerilog介紹-面向?qū)ο缶幊?49,共99頁(yè),2024/3/26,CRT:Constraint Random Test class my_transaction extends ovm_transaction;

26、 rand int data_i;

27、 constraint c_data_i { data_i >= 0; data_i < 262144; } virtual funct

28、ion void randomize_();data_i = $random & 18'h3ffff; endfunction,SystemVerilog介紹-隨機(jī)約束,50,共99頁(yè),2024/3/26,SystemVeril

29、og介紹-斷言,Assertion 示例property p10;@(posedge clock) (io.data_check_o=data_out_design_for_check-2);endpropertya10: assert property (p10);,51,共99頁(yè),2024/3/26,Functional Coveragecovergroup：覆蓋率模型sample()：采樣函數(shù)bins: 倉(cāng)Cov

30、ergroup Covkind;coverpoint tr.kind{ //kind 為4位數(shù)據(jù)bins zero={0};bins hi[ ] = {[8:$]};};endgroup,SystemVerilog介紹-功能覆蓋率,52,共99頁(yè),2024/3/26,OVM介紹,OVM是一種基于SystemVerilog的驗(yàn)證方法或者策略。OVM已經(jīng)實(shí)現(xiàn)了一個(gè)基本的層次化驗(yàn)證平臺(tái)，大大簡(jiǎn)化驗(yàn)證工程師的工作量。OVM可以驗(yàn)證HD

31、L代碼或者網(wǎng)表文件OVM特點(diǎn)： 1.開(kāi)放性：支持所有驗(yàn)證工具 2.開(kāi)源：OVM庫(kù)都是基于SystemVerilog實(shí)現(xiàn) 的，可以在網(wǎng)上下載。 3.可靠性：兩大公司共同開(kāi)發(fā)維護(hù),53,共99頁(yè),2024/3/26,OVM結(jié)構(gòu),,ovm_envovm_sequecerovm_agentovm_transcationovm_scoreboardovm_driverovm_monitor

32、,54,共99頁(yè),2024/3/26,靜態(tài)技術(shù),語(yǔ)法檢查--用戶可以自由控制需要檢查的規(guī)則，如代碼風(fēng)格，可綜合檢查，DFT檢查。 nlint工具。靜態(tài)時(shí)序分析--檢查建立、保持時(shí)間以及其他延時(shí)信息是否滿足設(shè)計(jì)時(shí)序要求。 Prime Time。形式驗(yàn)證—不考慮時(shí)序信息，通常用于驗(yàn)證兩個(gè)設(shè)計(jì)是否在功能上等效。 Formality 工具。,55,共99頁(yè),2024/3/26,一般來(lái)說(shuō)，要分析或檢驗(yàn)一個(gè)電路設(shè)計(jì)的時(shí)序方面的特征有兩種主要手段

33、：動(dòng)態(tài)時(shí)序仿真（Dynamic Timing Simulation）和靜態(tài)時(shí)序分析（Static Timing Analysis） 1.動(dòng)態(tài)時(shí)序仿真：利用仿真器和延遲文件，通過(guò)反標(biāo)節(jié)點(diǎn)延遲信息來(lái)仿真。 優(yōu)點(diǎn)：可直觀查看波形；缺點(diǎn)：速度慢，看不到關(guān)鍵路徑。 2.靜態(tài)時(shí)序分析：分析每條時(shí)間路徑上的延遲，來(lái)查看是否存在setup/hold違反。 優(yōu)點(diǎn)：分析速度比較快，全面；缺點(diǎn)：不能查看功能是否正確。,,靜

34、態(tài)時(shí)序分析,56,共99頁(yè),2024/3/26,所謂形式驗(yàn)證，就是通過(guò)比較兩個(gè)設(shè)計(jì)在邏輯功能是否等同的方法來(lái)驗(yàn)證電路的功能。優(yōu)點(diǎn)： 1.不依賴于測(cè)試矢量，因此能提供更完全的驗(yàn)證； 2.可以實(shí)現(xiàn)RTL-to-RTL、RTL-to-gate、gate-to-gate之 間的驗(yàn)證； 3.有定位功能，可以幫助你找出兩個(gè)設(shè)計(jì)之間功能不等同的原因； 4.可以使用的文件格式有V

35、HDL、Verilog、Synopsys 的.db格式,以及EDIF網(wǎng)表等； 5.可以實(shí)現(xiàn)自動(dòng)的分層驗(yàn)證；,,形式驗(yàn)證,57,共99頁(yè),2024/3/26,物理驗(yàn)證--版圖級(jí),電源電壓降電遷移功耗 Astro布局布線工天線效應(yīng) 具中完成串?dāng)_,,58,共99頁(yè),2024/3/26,主要內(nèi)容,驗(yàn)證的必要性驗(yàn)證

36、方法學(xué)介紹驗(yàn)證工具介紹演示,59,共99頁(yè),2024/3/26,,如何利用OVM完成驗(yàn)證？,60,共99頁(yè),2024/3/26,基于OVM的數(shù)字濾波器驗(yàn)證平臺(tái),數(shù)模轉(zhuǎn)化器（DAC）中的數(shù)字插值濾波器做為此驗(yàn)證平臺(tái)的DUT數(shù)字插值濾波器的功能： 1.提高采樣頻率 2. 濾除帶外（帶寬20KHz）噪聲,61,共99頁(yè),2024/3/26,傳統(tǒng)的濾波器驗(yàn)證平臺(tái)仿真結(jié)果,傳統(tǒng)的驗(yàn)證平臺(tái)：基于定向測(cè)試矢量+波形查看的方式,6

37、2,共99頁(yè),2024/3/26,傳統(tǒng)驗(yàn)證平臺(tái)沒(méi)找到BUG的原因,1.仿真時(shí)間沒(méi)有足夠長(zhǎng) 2.借助波形來(lái)判斷 3.沒(méi)有與理想?yún)⒖寄Ｐ捅容^ 基于OVM的驗(yàn)證平臺(tái),,63,共99頁(yè),2024/3/26,OVM驗(yàn)證平臺(tái)驗(yàn)證步驟,利用OVM庫(kù)完成平臺(tái)代碼啟動(dòng)驗(yàn)證工具創(chuàng)建編譯庫(kù)編譯驗(yàn)證平臺(tái)代碼啟動(dòng)仿真,64,共99頁(yè),2024/3/26,利用OVM庫(kù)完成平臺(tái)代碼,擴(kuò)展OVM類逐層完成 接口

38、 數(shù)據(jù)產(chǎn)生 驅(qū)動(dòng)器 驗(yàn)證環(huán)境 比較器,65,共99頁(yè),2024/3/26,OVM平臺(tái)--接口,interface io_if(); logic [17:0] data_i; logic [17:0] data_o; logic [17:0] data_check_o

39、; modport dut_if(input data_i, output data_o);// DUT接口 modport check_if(input dat

40、a_i, output data_check_o);// 比較器模塊接口 Endinterface io_if my_io();//裝載接口 module check(io_if.check_if io, input clock,rst,en);dut dut(.io(my_io), .clock(clock), .rst(rst), .en(rst_check));

41、 check check(.io(my_io), .clock(clock), .rst(rst), .en(rst_check)) ;,66,共99頁(yè),2024/3/26,OVM平臺(tái)—數(shù)據(jù)產(chǎn)生,class my_transaction extends ovm_transaction; rand int data_i;

42、 function new (string name = ""); super.new(name);

43、 endfunction: new //產(chǎn)生隨機(jī)事件的約束條件 constraint c_data_i { data_i >= 0; data_i <262144; } virtual function

44、void randomize_(); data_i = $random & 18'h3ffff; endfunction`ovm_object_utils_begin(my_transaction)//在程序中 `ovm_field_int(data_i, OVM_ALL_ON + OVM_D

45、EC) `ovm_object_utils_end endclass: my_transaction,67,共99頁(yè),2024/3/26,OVM平臺(tái)—驅(qū)動(dòng)器,class my_driver extends ovm_driver;// `ovm_component_utils(my_driver)//注冊(cè)本類，這個(gè)宏的結(jié)

46、尾沒(méi)有符號(hào)； virtual io_if v_io;//裝載虛擬接口 ovm_get_port #(my_transaction) get_port;//裝載與激勵(lì)發(fā)生器通信的通道接口：

47、 function new(string name, ovm_component parent); super.new(name, parent);

48、 //〖建議〗驗(yàn)證程序中可寫(xiě)一些ovm_report_info的語(yǔ)句供提示用： ovm_report_info("", "Called my_driver::new");//在測(cè)試結(jié)果顯示此函數(shù)被調(diào)用 endfunction: new,68

49、,共99頁(yè),2024/3/26,function void build; super.build(); ovm_report_info(

50、"", "Called my_driver::build"); get_port = new("get_port", this);//初始化 endfunction : build

51、 virtual task run;

52、 ovm_report_info("", "Called my_driver::run"); forever

53、 begin my_transaction tx; #1600 get_port.get

54、(tx);//從通道中取一個(gè)事件 ovm_report_info("",$psprintf("data_i = %2h",tx.data_i)); v_io.dut_if.data_i = tx.data_i;

55、 end endtask: run

56、 endclass: my_driver,69,共99頁(yè),2024/3/26,OVM平臺(tái)—驗(yàn)證環(huán)境,class my_env extends ovm_env;// `ovm_component_utils(my_env)//注冊(cè)本類

57、 ovm_random_stimulus #(my_transaction) env_stimulus;//裝載激勵(lì)器 tlm_fifo #(my

58、_transaction) env_fifo;//裝載通道 my_driver env_driver;//裝載驅(qū)動(dòng)器

59、function new(string name = "my_env", ovm_component parent = null); super.new(name, parent); ovm_report_info("

60、", "Called my_env::new"); endfunction: new,70,共99頁(yè),2024/3/26,virtual function void build; s

61、uper.build(); ovm_report_info("", "Called my_env::build"); env_stimulus =

62、new("env_stimulus", this);//初始化激勵(lì)器 env_fifo = new("env_fifo", this);//初始化通道 env_driver = new("env.driver"

63、;, this);//初始化驅(qū)動(dòng)器 endfunction: build

64、 virtual function void connect;//設(shè)定連接關(guān)系 ovm_report_info("", "Called my_env::connect");

65、 env_stimulus.blocking_put_port.connect(env_fifo.put_export);//激勵(lì)器側(cè)接口-放事件 env_driver.get_port.connect(env_fifo.get_export);//驅(qū)動(dòng)器側(cè)接口-取事件 endfunction: connect,71,共99頁(yè),2024/3/26,virtual func

66、tion void configure;// ovm_report_info("", "Called my_env::configure"); env_stimulus.set_report_

67、id_action("stimulus generation", OVM_NO_ACTION);//限制顯示信息 endfunction: configure//你可刪除上一行，看看有什么變化？

68、 task run(); ovm_report_info("","Called my_env::run");

69、 endtask: run virtual function void repor

70、t; ovm_report_info("", "Called my_env::report"); endfunction: report