基于FPGA數(shù)字集成電路的可測(cè)性實(shí)現(xiàn).pdf

1、如今，集成電路產(chǎn)業(yè)飛速發(fā)展，IC產(chǎn)品變得功能多、速度快、功耗低、封裝微型化的同時(shí)，問(wèn)題也隨之而來(lái):第一，IC功能增多，一個(gè)芯片往往集成了數(shù)百萬(wàn)至數(shù)千萬(wàn)不止的元器件，引腳數(shù)目增多，集成度增高;第二，封裝技術(shù)復(fù)雜化、微型化致使每個(gè)單元之間的連線越加狹窄，引腳間越加細(xì)密。這些無(wú)疑都增加了IC測(cè)試的時(shí)間、功耗與難度，降低了芯片物理訪問(wèn)性。傳統(tǒng)基于物理接觸的測(cè)試技術(shù)根本無(wú)法跟上1C發(fā)展的步調(diào)，IC測(cè)試遭遇瓶頸。在此背景下，可測(cè)性設(shè)計(jì)方法被提出，并

2、以其簡(jiǎn)捷、自動(dòng)化的特點(diǎn)高效的克服了上述問(wèn)題，被迅速推廣應(yīng)用于各個(gè)領(lǐng)域。
　　本文的主要工作是采用IEEE1149.1標(biāo)準(zhǔn)實(shí)現(xiàn)針對(duì)數(shù)字電路的邊界掃描自測(cè)試結(jié)構(gòu)的設(shè)計(jì)。通過(guò)一個(gè)16位狀態(tài)機(jī)的邊界掃描控制器協(xié)調(diào)控制各個(gè)測(cè)試存取通道和各類寄存器模塊，實(shí)現(xiàn)測(cè)試向量的加載、移位、更新、測(cè)試響應(yīng)的捕獲。最后將測(cè)試控制電路、被測(cè)電路、測(cè)試分析電路整體下載至開發(fā)板，實(shí)施對(duì)電路故障的診斷，達(dá)到自測(cè)試的目的。設(shè)計(jì)中采用LFSR生成一系列二進(jìn)制偽隨機(jī)數(shù)作