基于fpga和hdl的正弦信號(hào)發(fā)生器設(shè)計(jì) 開題報(bào)告

1、<p>　　畢業(yè)設(shè)計(jì)(論文)開題報(bào)告</p><p>　　題目：基于FPGA和HDL的正弦信號(hào)發(fā)生器設(shè)計(jì) </p><p>　　院（系） 光電工程學(xué)院 </p><p>　　專 業(yè) 測(cè)控技術(shù)與儀器 </p><p>　1畢業(yè)設(shè)計(jì)綜述1.1 選題的背景及意義：隨著電子設(shè)計(jì)技

2、術(shù)的不斷發(fā)展，電子設(shè)計(jì)自動(dòng)化（EDA）逐漸引起了人們的重視，尤其在數(shù)字電路的設(shè)計(jì)中，計(jì)算機(jī)技術(shù)和現(xiàn)場(chǎng)可編程邏輯陣列FPGA技術(shù)的結(jié)合，使得數(shù)字系統(tǒng)的設(shè)計(jì)更加靈活方便。在當(dāng)前的電子設(shè)計(jì)過程中，掌握FPGA的開發(fā)是成為一個(gè)電子工程師必須具備的基本技能之一。在數(shù)字系統(tǒng)的設(shè)計(jì)中，利用FPGA設(shè)計(jì)正弦信號(hào)發(fā)生器是常見的一種信號(hào)發(fā)生器設(shè)計(jì)方法。1.2 國內(nèi)外相關(guān)研究情況:在現(xiàn)代電子測(cè)量技術(shù)的研究及應(yīng)用領(lǐng)域中,常常需要高精度且頻率可調(diào)的信號(hào)源。而隨著

3、大規(guī)?？删幊踢壿嬈骷﨔PGA的發(fā)展以及可編程片上系統(tǒng)(SOPC)設(shè)計(jì)技術(shù)的日漸成熟,為這類信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)提供了理論依據(jù)與技術(shù)支持。信號(hào)發(fā)生器是用來為各種電路提供測(cè)試信號(hào)的儀器，在工程應(yīng)用和測(cè)試領(lǐng)域有著非常廣泛的應(yīng)用。目前傳統(tǒng)的信號(hào)發(fā)生器是使用模擬電路或者專用芯片搭建而成，但是存在頻率不商，穩(wěn)定性較差，且不易擴(kuò)展和調(diào)試的缺陷；而采用DDS直接數(shù)字頻率合成技術(shù)設(shè)計(jì)的信號(hào)發(fā)生器，改變了以往的設(shè)計(jì)思路，在精度、靈活性上大大超越了模擬信號(hào)