基于51核的SOC物理設計與驗證.pdf_第1頁
已閱讀1頁，還剩81頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、集成電路版圖設計的主要任務是布局布線，本文的主要研究方向是基于Astro的深亞微米布局布線流程、基于Hercules的物理驗證過程及基于PrimeTime的版圖后靜態(tài)時序分析。本文首先介紹了物理設計工具Astro及靜態(tài)時序分析工具PrimeTime，總結了版圖設計中的主要延時模型、寄生參數(shù)提取及時序優(yōu)化。然后針對SOC芯片GVC(Gas Volume Controller，油量控制芯片)，提出了基于Charter0.35um工藝的Ast

2、ro后端設計流程，GVC芯片的后端設計主要包括：布局規(guī)劃--進行手工擺放宏單元模塊及基于電壓降和電遷移的電源/地布線；布局--進行時序和擁塞驅動的標準單元布局，同時考慮了芯片的性能和可布線性：時鐘樹綜合(CTS)及布線--采用門控單元時鐘樹綜合法對GVC芯片進行了時鐘樹綜合，分布式布線方式使得布線時間大大縮短。文中第四章分別給出了以上四步驟地設計原理、步驟及腳本。接著第五章介紹了GVC芯片的物理驗證過程、原理及結果。本文第六章還介紹了版

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論