Viterbi譯碼器的低功耗設(shè)計.pdf

1、卷積碼是一類重要的前向糾錯編碼，它編碼簡單，易于實(shí)現(xiàn)最佳譯碼，是當(dāng)今無線數(shù)字通信系統(tǒng)的一個十分重要的組成部分。Viterbi譯碼算法是一種用來解卷積編碼的最大似然譯碼算法，它具有譯碼效率高、速度快及譯碼器實(shí)現(xiàn)結(jié)構(gòu)簡單的優(yōu)點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。 隨著VLSI的飛速發(fā)展和便攜通信設(shè)備的大量涌現(xiàn)，功耗越來越成為制約設(shè)計的一個主要問題。Viterbi譯碼器是移動通信系統(tǒng)中的主要耗能單元，因此如何降低Viterbi譯碼的復(fù)雜性

2、和功耗，就成為一種迫切的需要，受到人們的普遍關(guān)注。本課題就是設(shè)計適用于移動通信系統(tǒng)的低功耗Viterbi譯碼器。 電路的功耗分為靜態(tài)功耗和動態(tài)功耗，對于CMOS電路，功耗主要是動態(tài)功耗，大約占總功耗的85—90％。動態(tài)功耗由負(fù)載電容、工作頻率、工作電壓和能耗狀態(tài)活動轉(zhuǎn)換幾率決定。在通常的設(shè)計環(huán)境中，設(shè)計者不能改變負(fù)載電容、工作頻率或工作電壓，而只能改變開關(guān)活動頻率。降低開關(guān)活動頻率的實(shí)質(zhì)就是盡量去除不必要的翻轉(zhuǎn)、避免能量的白白浪

3、費(fèi)。從這里發(fā)掘功耗的潛力是很大的，主要通過優(yōu)化算法、優(yōu)化邏輯結(jié)構(gòu)來實(shí)現(xiàn)。這是當(dāng)前開展低功耗邏輯優(yōu)化的重要方面，也是本課題采用的方法。 Viterbi譯碼器主要由四個功能單元組成：分支度量單元（BMU），加比選單元（ACS），路徑度量存儲單元（PMU），幸存路徑存儲和輸出單元（SMU）。本文所做的Viterbi譯碼器設(shè)計采用模塊化的設(shè)計方法，先對各個功能單元進(jìn)行優(yōu)化設(shè)計，然后將各個功能單元組合在一起，形成最終的譯碼器。 本

4、文對SMU單元進(jìn)行了低功耗設(shè)計。在SMU中，由于要進(jìn)行頻繁的存儲器讀寫，功耗很大，成為整個viterbi譯碼器中消耗功率最大的單元，因此對SMU單元進(jìn)行低功耗設(shè)計對降低Viterbi譯碼器的功耗起著非常重要的作用。本文首先分析了兩種傳統(tǒng)的SMU實(shí)現(xiàn)方法，這兩種方法都存在一定的缺陷。其次通過分析幸存路徑存儲和輸出的過程，討論了改進(jìn)寄存器交換法，減少存儲器使用數(shù)目和減少存儲單元數(shù)據(jù)讀寫次數(shù)的可能性，并提出了具體的實(shí)現(xiàn)方法。然后對比傳統(tǒng)的寄存