高性能微處理器中緩存器(CACHE)的后端設(shè)計(jì).pdf

1、CACHE設(shè)計(jì)是高性能微處理器設(shè)計(jì)的一個(gè)關(guān)鍵部分。本文的研究重點(diǎn)在于如何用靜態(tài)存儲(chǔ)器(SRAM)，實(shí)現(xiàn)一個(gè)速度達(dá)到1GHZ的大容量片內(nèi)CACHE。從電路設(shè)計(jì)和版圖設(shè)計(jì)兩方面探索CACHE的設(shè)計(jì)方法。本文著重研究了CACHE的電路結(jié)構(gòu)，存儲(chǔ)器單元(CELL)和讀寫電路的設(shè)計(jì)，譯碼器電路設(shè)計(jì)方法等。介紹了CACHE內(nèi)可測(cè)性電路設(shè)計(jì)，介紹了內(nèi)建自測(cè)試、內(nèi)建自修復(fù)和掃描鏈測(cè)試相結(jié)合的設(shè)計(jì)方法。CACHE的物理設(shè)計(jì)以全定制設(shè)計(jì)方法為主，本文闡述了

2、存儲(chǔ)器CELL以及大規(guī)模全定制存儲(chǔ)器陣列版圖的設(shè)計(jì)方法。高速大容量CACHE的時(shí)序分析是物理實(shí)現(xiàn)的難點(diǎn)之一，課題使用動(dòng)態(tài)和靜態(tài)時(shí)序分析兩種手段相結(jié)合的時(shí)序分析方法，采用層次化建模，減小數(shù)據(jù)量?？焖贉?zhǔn)確的針對(duì)大容量CACHE進(jìn)行時(shí)序分析。可靠性分析也是CACHE設(shè)計(jì)的關(guān)鍵點(diǎn)，針對(duì)不同電路特點(diǎn)，采用層次化噪聲分析，有效提高了CACHE的可靠性。課題通過(guò)物理驗(yàn)證，確保了設(shè)計(jì)的正確性，經(jīng)過(guò)流片試驗(yàn)，對(duì)封裝后的芯片進(jìn)行測(cè)試，結(jié)果表明，課題完成了一