已閱讀1頁，還剩66頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、代號代號分類號分類號學(xué)號學(xué)號密級密級1070110701TN4TN4公開公開10784906981078490698題（中、英文）（中、英文）目DSP處理器中數(shù)據(jù)處理器中數(shù)據(jù)Cache的設(shè)計和驗證的設(shè)計和驗證DesignVerificationoftheDSPProcessDataCache作者姓名作者姓名袁瀟袁瀟指導(dǎo)教師姓名指導(dǎo)教師姓名、職務(wù)職務(wù)胡輝勇胡輝勇教授教授學(xué)科門類學(xué)科門類工學(xué)工學(xué)提交論文日期提交論文日期二○一二○一三年一月三
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 嵌入式DSP處理器的設(shè)計與驗證.pdf
- 嵌入式處理器中Cache的研究與設(shè)計.pdf
- 處理器cache擴展數(shù)據(jù)集在FPGA的實現(xiàn).pdf
- 高性能微處理器中緩存器(CACHE)的后端設(shè)計.pdf
- EPIP并行微處理器指令Cache設(shè)計.pdf
- 媒體處理器的設(shè)計和驗證研究.pdf
- 基于多總線可重構(gòu)處理器的L2Cache的設(shè)計與驗證.pdf
- 網(wǎng)絡(luò)數(shù)據(jù)處理器驗證技術(shù).pdf
- 媒體DSP處理器驗證平臺的研究與開發(fā).pdf
- RISC處理器指令Cache設(shè)計及其優(yōu)化.pdf
- 網(wǎng)絡(luò)處理器驗證平臺的設(shè)計.pdf
- DSP處理器外圍模塊的設(shè)計.pdf
- 32位嵌入式處理器的Cache設(shè)計.pdf
- 高性能BWDSP處理器指令Cache研究與設(shè)計.pdf
- 雙核處理器多級Cache的研究.pdf
- 32位微處理器一級指令Cache中SRAM的設(shè)計.pdf
- 面向延遲優(yōu)化的多核處理器Cache數(shù)據(jù)管理機制研究.pdf
- 圖形處理器的仿真驗證.pdf
- 協(xié)處理器版圖設(shè)計及驗證.pdf
- 基于DSP技術(shù)的音頻處理器的設(shè)計.pdf
評論
0/150
提交評論