64位微處理器中數(shù)據(jù)緩存的設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩82頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、微處理器是信息產(chǎn)品中不可缺少的部件，它有通用和專用兩種。微處理器設計是集成電路設計中最復雜，也最具挑戰(zhàn)性的工作。本論文設計研究工作來源于國家科技部863項目——“具有自主知識產(chǎn)權的64位高性能嵌入式微處理器的設計”，該項目的設計過程采用了目前國內(nèi)少有的微處理器設計方法——全定制設計方法，充分利用而又不依賴EDA工具進行設計，彌補了半定制設計的不足。 論文首先分析了我國開發(fā)具有自主知識產(chǎn)權的微處理器的重要性和必要性，介紹了集成電路

2、設計方法和全定制設計流程。然后詳細分析了高速緩沖存儲器(Cache)的結(jié)構和基本原理，在此基礎上，對多核處理器的緩存進行研究，介紹了SMP結(jié)構分類和解決Cache一致性的方案，另外，介紹了三種具有代表性的SCMP模型——POWER4-IBM，Hydra-Stanford，SMPDCA；并分析比較了三種模型的利弊；提出了四核處理器緩存系統(tǒng)的設計方案。 本文著重介紹了基于MIPS R4000指令集的五段流水線的數(shù)據(jù)高速緩存的全定制設

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論