版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、SOC(systemonchip)設(shè)計(jì)技術(shù),是在集成電路(IC)向集成系統(tǒng)(IS)轉(zhuǎn)變的大方向下產(chǎn)生的,并已經(jīng)逐漸成為IC設(shè)計(jì)的主流。SOC具有三個(gè)顯著特點(diǎn): 1.集成多種IP核,一般包括微處理器、微控制器、模擬IP核、數(shù)字IP核、接口電路、存儲(chǔ)器等單元; 2.規(guī)模龐大,往往超過(guò)百萬(wàn)門(mén)級(jí),甚至上千萬(wàn)門(mén)級(jí)電路; 3.采用超深亞微米工藝技術(shù); 而對(duì)于特征尺寸進(jìn)入0.18μm或以下線寬工藝的超深亞微米集成電路后
2、端設(shè)計(jì)又面臨著兩個(gè)突出問(wèn)題: 1.時(shí)序收斂問(wèn)題,進(jìn)入超深亞微米階段集成電路后端設(shè)計(jì),互連線延遲已經(jīng)超過(guò)系統(tǒng)總延遲數(shù)的70%以上,嚴(yán)重的影響電路的時(shí)序。 2.信號(hào)完整性問(wèn)題,主要包括電源壓降和信號(hào)串?dāng)_兩個(gè)方面,出現(xiàn)這類問(wèn)題的設(shè)計(jì),往往功能仿真都沒(méi)有問(wèn)題,但流片后卻不能正常工作。 本篇論文就是針對(duì)超深亞微米階段SOC芯片后端設(shè)計(jì)所面臨的挑戰(zhàn),提出了運(yùn)用連續(xù)收斂的布局布線策略,尤其是虛擬原型的設(shè)計(jì)理論,來(lái)快速驗(yàn)證布局,
3、進(jìn)而提高布線的成功率,并且提出了一種改進(jìn)的布局評(píng)估模型,提高對(duì)SOC芯片預(yù)測(cè)布線的準(zhǔn)確度;同時(shí),對(duì)于時(shí)鐘驅(qū)動(dòng)元件選擇,文中提出了一種基于正態(tài)分布模型來(lái)達(dá)到更有效的選取。在行文風(fēng)格上,采用理論闡述與具體設(shè)計(jì)相結(jié)合的方式,有助于理解和掌握。 由于SOC芯片規(guī)模特別龐大,對(duì)硬件的開(kāi)銷很大,在設(shè)計(jì)方法學(xué)上,論文也進(jìn)行了深入的研究,重點(diǎn)介紹試驗(yàn)化設(shè)計(jì)策略來(lái)減少設(shè)計(jì)的重復(fù)性問(wèn)題。 運(yùn)用上述理論,本文完成了一款750萬(wàn)門(mén)數(shù)字SOC電路
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 超深亞微米SOC芯片的低功耗后端設(shè)計(jì).pdf
- 基于Encounter的深亞微米布局設(shè)計(jì)和布線方法研究.pdf
- 百萬(wàn)門(mén)級(jí)SOC芯片深亞微米物理設(shè)計(jì)的方法.pdf
- 基于PC+ASTRO的深亞微米布局布線流程研究.pdf
- 超深亞微米SOC設(shè)計(jì)IP硬核建模及物理實(shí)現(xiàn)關(guān)鍵技術(shù).pdf
- 基于超深亞微米工藝的衛(wèi)星導(dǎo)航基帶SoC電路設(shè)計(jì).pdf
- 超深亞微米PMOSFET器件NBTI研究.pdf
- 深亞微米工藝下串?dāng)_優(yōu)化的布線算法分析與實(shí)現(xiàn).pdf
- 超深亞微米SoC嵌入式可靠性失效預(yù)報(bào)技術(shù)研究.pdf
- 超深亞微米PMOSFET的NBTI效應(yīng)研究.pdf
- 超深亞微米PMOSFET的自愈合效應(yīng).pdf
- 超深亞微米MOS器件RTS噪聲研究.pdf
- 超深亞微米PMOSFET中的NBTI研究.pdf
- 深亞微米SCoC芯片的低功耗物理設(shè)計(jì).pdf
- 深亞微米下高速脈沖壓縮芯片的物理實(shí)現(xiàn)與驗(yàn)證.pdf
- 超深亞微米SiGe SOI MOSFETs的特性研究.pdf
- 深亞微米高性能數(shù)字ASIC芯片的后端設(shè)計(jì).pdf
- 超深亞微米NMOSFET中的熱載流子效應(yīng).pdf
- 實(shí)時(shí)操作系統(tǒng)硬件加速器SoC系統(tǒng)的深亞微米ASIC實(shí)現(xiàn).pdf
- 深亞微米VLSI及MCM總體布線中的進(jìn)化算法研究.pdf
評(píng)論
0/150
提交評(píng)論