基于FPGA的通用邏輯驗證平臺.pdf

1、隨著ASIC設(shè)計規(guī)模越來越大，ASIC功能越來越復(fù)雜。要保證ASIC功能設(shè)計的正確性，驗證是一個非常重要的部分。驗證的主要目的，就是找出設(shè)計中存在的錯誤。 驗證的目標(biāo)，就是100％的測試ASIC設(shè)計中的所有電路，保證每部分電路都是按照期望的工作方式，完成預(yù)期芯片功能。驗證的方法學(xué)很多，到目前為止，還沒有一個公認(rèn)的效率比較高的方法。 驗證，可以由軟件或硬件完成。用軟件進行驗證可以進行精確的時序仿真，可以很容易的查看內(nèi)部信號

2、，但運行速度太慢。一般一個百萬門的設(shè)計，一次驗證所需要的時間可能長達一周。發(fā)現(xiàn)錯誤后重新驗證又需要花同樣的時間。用硬件來驗證能大大縮短驗證的周期，但一般只能進行功能驗證，不能進行時序驗證。由于芯片設(shè)計規(guī)模急速發(fā)展。軟件驗證的低效率缺點越來越突出。而且由于SoC芯片設(shè)計越來越普遍，軟硬件協(xié)同驗證成為新的挑戰(zhàn)，F(xiàn)PGA成為滿足新驗證需求的較好的硬件解決方案。 由于ASIC設(shè)計規(guī)模大，單片F(xiàn)PGA不能容納所有ASIC邏輯，只能用多片F(xiàn)

3、PGA互連組成FPGA陣列，共同驗證ASIC。一般FPGA陣列的互連方式只適用于特定的一個ASIC設(shè)計，這樣昂貴的FPGA提高了開發(fā)成本，而且重新設(shè)計FPGA平臺也提高的設(shè)計周期和設(shè)計風(fēng)險。因此通用FPGA驗證平臺成為ASIC驗證所急需的平臺。 多片F(xiàn)PGA的通用型驗證平臺還處于起步階段，其驗證方法和工具有還有待研究和發(fā)展。到目前為止只有為數(shù)不多的幾家公司推出了通用FPGA平臺產(chǎn)品。這些產(chǎn)品基本采用總線型互連結(jié)構(gòu)或網(wǎng)格型互連結(jié)構(gòu)