基于FPGA的容錯計算與通信驗證平臺.pdf

1、現(xiàn)場可編程門陣列（FPGA）以集成度高、可編程等優(yōu)勢在航空航天領(lǐng)域中得到越來越廣泛的應(yīng)用。常用的反熔絲型FPGA性能落后，編程過程不可逆，開發(fā)成本高、周期長，逐漸被具有高邏輯密度、低成本、可動態(tài)重構(gòu)等優(yōu)勢的靜態(tài)隨機(jī)存儲器（SRAM）型FPGA所代替。但SRAM型FPGA是易失性存儲，在空間輻射環(huán)境下容易受單粒子效應(yīng)尤其是單粒子翻轉(zhuǎn)（Single Event Upset，SEU）的影響。SRAM型 FPGA配置信息存儲單元中的單粒子翻轉(zhuǎn)有

2、可能改變所設(shè)計電路的結(jié)構(gòu)，導(dǎo)致系統(tǒng)失效。為提高SRAM型FPGA在空間輻射環(huán)境應(yīng)用的可能性，如何準(zhǔn)確地評估FPGA上的電路對SEU的敏感程度以及分析SEU對電路造成的影響就成了一個重要問題。
　　圍繞這個問題，本文根據(jù)SRAM型FPGA的基本結(jié)構(gòu)特點和SEU對FPGA的影響，采用部分重構(gòu)配置的方法模擬實現(xiàn) SEU故障注入，搭建了基于Virtex系列FPGA的驗證平臺。該平臺由主控單元、故障注入測試單元和參考單元三部分構(gòu)成。主控單元

3、是整個平臺的控制中心，負(fù)責(zé)實現(xiàn)從屬FPGA的配置、故障注入、結(jié)果收集等邏輯功能。故障注入測試單元負(fù)責(zé)FPGA電路設(shè)計的SEU故障注入測試。參考單元負(fù)責(zé)FPGA電路設(shè)計的參考運(yùn)行，為故障注入測試單元提供正確的參考結(jié)果輸出。該平臺采用“順序遍歷”方式可以對SRAM型FPGA的電路設(shè)計進(jìn)行快速低成本的SEU仿真測試，評估該電路設(shè)計對SEU的敏感程度，以便進(jìn)一步用于驗證通信與計算算法實現(xiàn)所采用的容錯方法的可行性。
　　本平臺系統(tǒng)的搭建包括