基于FPGA的通用數(shù)字化音頻實驗平臺的研究.pdf

1、隨著信息技術(shù)革命和計算機(jī)技術(shù)的飛速發(fā)展,可編程邏輯技術(shù)已發(fā)展成一門關(guān)鍵的科學(xué)技術(shù),而FPGA在工業(yè)界也已被廣泛的應(yīng)用。目前,FPGA器件向著新工藝、高密度、低電壓、高速度等方向迅速發(fā)展,不僅已成為標(biāo)準(zhǔn)邏輯器件的一個強(qiáng)有力的競爭對手,也在不斷取代ASIC(專用集成電路)。本文應(yīng)用FPGA作為主控制芯片,對數(shù)字化音頻實驗平臺進(jìn)行了研究。主要內(nèi)容包括:
　　 ●在盡量減小干擾和PCB板面積的基礎(chǔ)上,給出了音頻編解碼芯片的外圍工作電路原

2、理圖、PCB圖,最后制成了PCB板。
　　 ●根據(jù)TLV320AIC23B芯片數(shù)據(jù)手冊寄存器使用部分的介紹,給出了要輸入的11個寄存器的控制字,并且根據(jù)數(shù)據(jù)手冊上的邏輯和時序要求,給出了配置芯片數(shù)據(jù)的SPI(串行外圍設(shè)備接口)模塊。通過時序仿真驗證,在邏輯上符合要實現(xiàn)的功能。
　　 ●在邏輯上實現(xiàn)了TLV320AIC23B芯片與FPGA之間的McBSP(多通道緩沖串行接口)數(shù)據(jù)傳輸模式。詳細(xì)闡述了用于這種傳輸模式的每一個

3、模塊需要實現(xiàn)的功能以及實現(xiàn)的方法,給出了各個模塊的時序仿真圖和模塊封裝圖。最后給出所有模塊的頂層連接圖,并通過了整體的時序仿真驗證。
　　 ●以SPI和McBSP兩種接口方式為依托,設(shè)計了一個簡單的FIR濾波程序,體現(xiàn)了FPGA的并行處理能力。
　　 ●應(yīng)用NiosⅡ內(nèi)核建立FPGA與TLV320AIC23B之間的數(shù)據(jù)通信和濾波處理,給出了頂層內(nèi)核和模塊連接圖。應(yīng)用API(應(yīng)用程序接口)函數(shù)訪問硬件設(shè)備,以實現(xiàn)大容量數(shù)據(jù)