S波段低雜散高速跳頻頻綜的設計.pdf

1、本文介紹了一種寬頻帶、低雜散、高速跳頻的S波段跳頻源。采用單片機(MCU)控制的“環(huán)外混頻DDS/PLL”的混合頻率合成技術，通過優(yōu)化程序算法，采取合理的電磁兼容設計，實現(xiàn)了系統(tǒng)功能和指標要求。 首先對直接數(shù)字頻率合成技術(DDS)和鎖相頻率合成技術(PLL)的基本原理、特點及相噪特性作了詳細的分析。在分析比較了幾種頻率擴展技術的優(yōu)缺點后，本文采用環(huán)外混頻DDS/PLL方案來完成設計。該方案中DDS與PLL是相對獨立的兩個部分，

2、都由單片機來控制。兩者的輸出頻率通過混頻器混頻后，可以把DDS的輸出頻率搬移到比較高的頻段，從而提高了DDS輸出頻率和系統(tǒng)跳頻速度，還增加了輸出帶寬。 然后對方案進行了全面的論證。主要針對兩個方面： 1．針對相位噪聲、雜散、帶寬、跳頻時間等系統(tǒng)指標作了可行性分析。先通過大量實驗進行頻率規(guī)劃，選出頻譜較純凈的一段，將其進行四次倍頻后通過分段濾波來抑制雜散；本文采用環(huán)外混頻DDS/PLL方式并選用高速高隔離度的微波開關來實現(xiàn)

3、快速的系統(tǒng)跳頻。 2．針對各部分設計作了詳細說明。在PLL的設計中為了獲得較好的相位噪聲指標，采用了兩種不同結構的環(huán)路濾波器來進行設計。它們是增設同相放大器方式和減慢轉換速率的反饋方式，對比兩種方式后文中給出了理論分析和實驗結果。本文還對系統(tǒng)中比較關鍵的幾個不同頻段的濾波器，采用ADS、HFSS軟件仿真相結合的方式進行仿真和設計。 最后介紹了系統(tǒng)的調(diào)試過程和調(diào)試中應該注意的問題，并且對實驗結果作了詳細分析。 測試