基于并聯(lián)取小時鐘結構的ECL時序電路設計研究.pdf_第1頁
已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、本文主要討論了三值ECL時序電路的設計方法，提出了ECL時序電路中一種新型的時鐘結構--并聯(lián)取小時鐘結構，并設計了基于此種時鐘結構的多種鎖存器及寄存器結構。針對時序電路設計，提出了采用狀態(tài)寄存器來設計時序電路的概念。 論文首先講述了ECL電路的工作原理和電路特性，介紹了前人對ECL電路設計理論所做出的改善，重點介紹了基于限加一取小結構的ECL電路CAD算法，并對該算法進行了補充和完善。 隨后，論文以限加一取小結構的ECL

2、電路CAD算法為基礎，討論了D鎖存器的工作特點，設計出了具有并聯(lián)取小時鐘結構的D鎖存器。并應用這種時鐘結構進行了三值T鎖存器、三值主從型D觸發(fā)器以及二值D鎖存器的設計，對電路進行了Pspice仿真。并分析了這種結構與傳統(tǒng)串聯(lián)時鐘控制結構的工作原理的不同及優(yōu)勢所在。 接著，論文分析了時序電路組合邏輯和時序電路部分的行為，應用狀態(tài)寄存器的概念來設計電路，說明了時序電路的設計與具體觸發(fā)器選型無關，并采用基于并聯(lián)取小時鐘結構的觸發(fā)器模塊

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論