基于SoC的測(cè)試數(shù)據(jù)壓縮技術(shù)研究.pdf

1、超深亞微米技術(shù)的應(yīng)用使得芯片的集成度大幅提高，集成電路設(shè)計(jì)正快速地向片上系統(tǒng)SoC(System—On-a—Chip)設(shè)計(jì)方法轉(zhuǎn)變，_SoC不論在開發(fā)周期，還是在系統(tǒng)功能、性能方面，均具有無可比擬的優(yōu)點(diǎn)。但是隨著SoC集成IP)核數(shù)目的增多，功能越來越復(fù)雜，SoC的測(cè)試數(shù)據(jù)量、測(cè)試功耗也隨之急劇增加，其測(cè)試訪問也變得更加困難，進(jìn)而也就為SoC的測(cè)試帶來了更大的挑戰(zhàn)。 SoC的測(cè)試問題已經(jīng)受到越來越廣泛的關(guān)注。而測(cè)試數(shù)據(jù)壓縮是解決

2、SoC測(cè)試問題的一種行之有效的方法，它可以用于減少所需存儲(chǔ)的測(cè)試數(shù)據(jù)量。測(cè)試時(shí)，壓縮后的數(shù)據(jù)經(jīng)過解碼電路被還原為原始的測(cè)試向量，施加到被測(cè)電路完成測(cè)試。 對(duì)此，本論文圍繞SoC測(cè)試數(shù)據(jù)壓縮問題展開了研究。詳細(xì)介紹了SoC測(cè)試的相關(guān)理論和SoC測(cè)試數(shù)據(jù)壓縮技術(shù)，對(duì)現(xiàn)有的幾種典型方法的優(yōu)缺點(diǎn)進(jìn)行了分析，總結(jié)出了每種方法各自的適用范圍，并在此基礎(chǔ)上提出了部分改進(jìn)。 本文提出了一種基于無關(guān)位預(yù)處理的改進(jìn)FDR碼壓縮方法。該方法是

3、一種綜合性能比較高的編碼壓縮方法，它對(duì)當(dāng)前在測(cè)試數(shù)據(jù)壓縮領(lǐng)域比較優(yōu)秀的FDR碼做了相應(yīng)的改進(jìn)。針對(duì)FDR碼只對(duì)0游程進(jìn)行編碼而對(duì)測(cè)試序列中連續(xù)的1壓縮率不高的缺點(diǎn)，本文提出了一種對(duì)0和1游程同時(shí)編碼的壓縮方案；為達(dá)到更高的壓縮率和降低測(cè)試功耗，文中提出了一種根據(jù)前后數(shù)據(jù)指定無關(guān)位的預(yù)處理方法；隨后給出了相應(yīng)的編碼算法，并設(shè)計(jì)了相應(yīng)的解碼器。最后，本文將這種無關(guān)位指定方法應(yīng)用到了狀態(tài)翻轉(zhuǎn)連續(xù)長度碼中，并在預(yù)處理方面作了相應(yīng)的改進(jìn)。