基于可重構(gòu)Memory的數(shù)字電路功能單元的設(shè)計.pdf

1、在飛速發(fā)展的IC時代,作為CPU和邏輯模塊之間數(shù)據(jù)存儲與通信的媒介,半導(dǎo)體存儲器是各類復(fù)雜數(shù)字系統(tǒng)中的重要組成部分,有著非常廣泛的應(yīng)用。存儲模塊的速度、功耗和面積已經(jīng)成為一個數(shù)字系統(tǒng)整體性能的三個重要影響因子,它的設(shè)計直接影響到系統(tǒng)性能的優(yōu)劣和成本的高低。 SRAM作為常用的存儲器,在速度和功耗方面有一定的優(yōu)勢,但其較大的面積是影響成本的主要原因。本文的創(chuàng)新之處是在兼顧SRAM基本的存儲功能的基礎(chǔ)上,運用“可重構(gòu)”的理念,對其進

2、行邏輯功能方面的拓展,設(shè)計出新穎的SRAM存儲基核并構(gòu)造邏輯單元,以使存儲單元具有數(shù)字電路的基本邏輯功能,實現(xiàn)存儲單元的“數(shù)字化”。 經(jīng)過“重構(gòu)”后的存儲單元,只增加了少量的電路便可以實現(xiàn)動態(tài)數(shù)字電路的基本功能,一方面完成了功能上的拓展,另一方面提高了存儲模塊硬件資源的利用率,使SRAM具有了更高的性價比。相信這種新的設(shè)計理念在未來的集成電路發(fā)展中會得到人們更普遍的關(guān)注。 本文對SRAM的功能重構(gòu)分別從“靜態(tài)重構(gòu)”和“動

3、態(tài)重構(gòu)”兩種設(shè)計方案展開,說明了SRAM基本組成電路(譯碼器、靈敏放大器、位線預(yù)充電路)的一般設(shè)計,此外還結(jié)合低功耗的設(shè)計目標,分別分析了存儲器各個局部電路功耗優(yōu)化的方法。 文章重點在于SRAM功能重構(gòu)基核的設(shè)計,分析了Latch、D觸發(fā)器、FIFO與SRAM之間設(shè)計上的聯(lián)系及功能重構(gòu)的可能,并在此基礎(chǔ)上提出了基于具體管級電路實現(xiàn)的“靜態(tài)重構(gòu)”；而“動態(tài)重構(gòu)”則通過編寫VerilogHDL代碼對SRAM進行行為建模實現(xiàn)功能重構(gòu)的