2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩65頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、在直接數(shù)字頻率合成器(DDS)系統(tǒng)中,相位-幅度轉(zhuǎn)換模塊是最關(guān)鍵的電路,是國內(nèi)外學(xué)者競相研究的領(lǐng)域。為了降低DDS的輸出雜散,減少電路資源消耗,提高DDS的總體性能,一定要采用高效、優(yōu)化的相幅轉(zhuǎn)換電路。本文研究了基于分段多項式逼近的相幅轉(zhuǎn)換算法,進(jìn)行了基于這種算法的直接數(shù)字頻率合成器設(shè)計,并完成了在Altera公司的CycloneⅡ系列FPGA器件EP2C8Q208C8上的實現(xiàn)。
   整個設(shè)計首先在MATLAB環(huán)境下完成了分段

2、多項式的逼近算法,按照一定的準(zhǔn)則計算出各個分段多項式的系數(shù),然后進(jìn)行了DDS的Verilog HDL設(shè)計。設(shè)計分為相位累加器、象限變換電路、相位一幅度轉(zhuǎn)換等模塊;實現(xiàn)過程中采用了IP復(fù)用技術(shù);為了提高運算速度,采用了流水線技術(shù)。同時對此電路結(jié)構(gòu)進(jìn)行了模塊化和參數(shù)化處理,使之具有一定的通用性,在改變分段段數(shù)和多項式階次時只需要修改少量的參數(shù)即可實現(xiàn)。設(shè)計完成后通過仿真工具對設(shè)計進(jìn)行驗證;準(zhǔn)確計算出各個信號在參加運算時的時延,保證各模塊之間

3、的對應(yīng)時序正確,是系統(tǒng)設(shè)計中需要特別重視的問題。在FPGA系統(tǒng)級仿真時,介紹了一種采用QuartusⅡ與MATLAB軟件聯(lián)合仿真的方式,將波形仿真輸出的數(shù)據(jù)導(dǎo)入到MATLAB軟件中進(jìn)行運算處理,用圖形化的形式來驗證設(shè)計結(jié)果的正確性。最后將通過仿真的代碼下載到Altera公司的FPGA器件上,配合外接的DAC模塊,對DDS系統(tǒng)作了實物驗證。
   文中還對基于ROM查找表結(jié)構(gòu)的DDS與本文實現(xiàn)的DDS結(jié)構(gòu)在性能和資源消耗方面作了比

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論