基于FPGA的圖像數(shù)字水印算法研究與設(shè)計(jì).pdf

1、隨著數(shù)字技術(shù)和互聯(lián)網(wǎng)的發(fā)展,數(shù)字作品的便利性和不安全性并存；針對這種狀況,數(shù)字產(chǎn)品的版權(quán)保護(hù)和數(shù)據(jù)的安全維護(hù)的要求也愈加迫切,數(shù)字水印(DigitalWatermarking)技術(shù)在這樣的要求下迅速發(fā)展起來,成為近些年來信息隱藏技術(shù)研究領(lǐng)域的又一個(gè)重要分支。
　　 目前對于數(shù)字水印算法的研究是比較成熟的,絕大部分算法都是通過Matlab軟件實(shí)現(xiàn)的。隨著技術(shù)的發(fā)展,對數(shù)字水印算法也提出了更高的實(shí)時(shí)性和安全性的要求,采用硬件的方法實(shí)

2、現(xiàn)算法的思想得到了人們的認(rèn)同。本文在前人研究的基礎(chǔ)上,實(shí)現(xiàn)了數(shù)字水印算法基于FPGA的提升式離散小波變換。其中5／3小波是整數(shù)到整數(shù)的小波變換,多應(yīng)用于無損壓縮的場合；9／7小波的系數(shù)不是整數(shù),應(yīng)用于有損壓縮的場合,應(yīng)用范圍更廣。文中對于數(shù)字水印的嵌入采用的是LSB數(shù)字水印原理。論文研究的重點(diǎn)有以下兩個(gè)方面:
　　 1.對提升小波變換算法進(jìn)行了分析,對5／3小波和9／7小波設(shè)計(jì)了一維小波提升變換的電路和二維一次提升小波變換的電路

3、,并給出了具體的設(shè)計(jì)架構(gòu)和仿真結(jié)果；對二維多次提升小波變換的設(shè)計(jì)思想進(jìn)行了描述。在整體電路的設(shè)計(jì)中應(yīng)用了對稱周期延拓保證了數(shù)據(jù)處理的正確性；在整個(gè)電路的架構(gòu)中引入了工程設(shè)計(jì)中常用的流水線設(shè)計(jì)來提高系統(tǒng)的實(shí)時(shí)性；將系統(tǒng)中乘法模塊采用移位加的方法來實(shí)現(xiàn)節(jié)省硬件資源的使用。整個(gè)電路的設(shè)計(jì)采用VerilogHDL語言進(jìn)行描述,用FPGA的相應(yīng)軟件進(jìn)行了功能和時(shí)序的仿真。
　　 2.經(jīng)過對數(shù)字水印技術(shù)的分析和介紹,研究其基于FPGA的實(shí)現(xiàn)