已閱讀1頁，還剩65頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、基于Datapath電路的FPGA布圖問題是一件特殊的規(guī)劃問題,待布局的目標(biāo)包括硬模塊,軟模塊,以及隨機(jī)邏輯的邏輯單元（LC）.該文結(jié)合FPGA和Datapath的相應(yīng)特點(diǎn),提出了一種利用改進(jìn)的模擬退火布局算法來完成混合布局和布圖規(guī)劃問題的新策略.這種策略直接對電路模塊進(jìn)行處理而不將它平面化成LC,從而使問題的規(guī)模大大降低,同時模塊結(jié)構(gòu)的保留使FPGA中的數(shù)據(jù)通路特性比如快速進(jìn)位鏈得以方便的利用.該文還采用了考慮異步時鐘的時延分析模型,
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于VMM的數(shù)據(jù)通路驗證平臺的設(shè)計.pdf
- 一種DSP數(shù)據(jù)通路的設(shè)計實現(xiàn).pdf
- 面向大數(shù)據(jù)的流處理器數(shù)據(jù)通路結(jié)構(gòu)優(yōu)化.pdf
- 面向通信應(yīng)用的可重構(gòu)系統(tǒng)數(shù)據(jù)通路設(shè)計與優(yōu)化.pdf
- 兼容TMS320C54xDSP數(shù)據(jù)通路設(shè)計.pdf
- sata2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與fpga實現(xiàn)(1)
- MSTP中彈性分組環(huán)MAC數(shù)據(jù)通路的設(shè)計.pdf
- 32位浮點(diǎn)DSP數(shù)據(jù)通路的研究與設(shè)計.pdf
- sata2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與fpga實現(xiàn)
- 基于pcie2.0的萬兆網(wǎng)卡中數(shù)據(jù)通路的設(shè)計
- 功耗限制下RTL數(shù)據(jù)通路低費(fèi)用測試方法研究.pdf
- 基于累加器的DSP數(shù)據(jù)通路的內(nèi)建自測試技術(shù)的研究.pdf
- pcie2.0mac層數(shù)據(jù)通路與pcs層設(shè)計
- 數(shù)字信號處理器低功耗數(shù)據(jù)通路的研究.pdf
- 基于FPGA的印刷系統(tǒng)數(shù)據(jù)通道設(shè)計.pdf
- LTE終端IPv4-IPv6數(shù)據(jù)通路的研究與實現(xiàn).pdf
- A-CORE體系結(jié)構(gòu)分析——處理器數(shù)據(jù)通路設(shè)計.pdf
- AHB-PC Card橋IP核數(shù)據(jù)通路設(shè)計與實現(xiàn).pdf
- 面向圖搜索的流加速部件片上數(shù)據(jù)通路的設(shè)計、實現(xiàn)及性能優(yōu)化.pdf
- RTL數(shù)據(jù)通路內(nèi)部功能模塊產(chǎn)生測試向量方法研究.pdf
評論
0/150
提交評論