基于VMM的數(shù)據(jù)通路驗證平臺的設(shè)計.pdf

1、由于系統(tǒng)級芯片(SystemonaChip，SoC)的復(fù)雜程度不斷提高，仿真驗證工作在芯片的設(shè)計流程中扮演了越來越重要的角色。一套完善的驗證環(huán)境會提高測試的效率，降低產(chǎn)品設(shè)計失敗的風(fēng)險，并且高度可重用。論文討論了SoC芯片中數(shù)據(jù)傳輸通路的概念，并基于驗證方法學(xué)指南(VerificationMethodologyManual,VMM)，使用SystemVerilog語言搭建了一套覆蓋率驅(qū)動的隨機驗證環(huán)境，用于對數(shù)據(jù)傳輸通路進行仿真驗證。<

2、br>　　 論文根據(jù)數(shù)據(jù)傳輸通路的特點將其分為兩類:透明的數(shù)據(jù)通路和非透明的數(shù)據(jù)通路。針對兩種不同類型的數(shù)據(jù)通路，利用VMM中的驗證方法，搭建了可以自動產(chǎn)生隨機激勵、自動生成覆蓋率報告、自動進行數(shù)據(jù)比對并且高度可重用的驗證環(huán)境。同時，可以根據(jù)待測模塊(DesignUnderTest,DUT)的工作方式，實現(xiàn)隨機激勵的約束和覆蓋率模型的擴展。論文用總線轉(zhuǎn)換接口和雙倍速率同步動態(tài)隨機存儲器控制器作為透明數(shù)據(jù)通路的例子，用I2C控制器和通用