高性能計(jì)算機(jī)若干關(guān)鍵問(wèn)題研究.pdf

1、高速緩存一致性問(wèn)題不僅關(guān)系著系統(tǒng)的正確性，還對(duì)系統(tǒng)的性能有著重要影響。多核處理器的高速緩存一致性協(xié)議設(shè)計(jì)更為復(fù)雜和驗(yàn)證更加困難。使用多核處理器構(gòu)建大規(guī)模并行計(jì)算系統(tǒng)已經(jīng)成為主流。在此環(huán)境下，高速緩存一致性協(xié)議需要處理的一致性事務(wù)更多，涉及到處理器芯片內(nèi)多個(gè)高速緩存之間、處理器芯片內(nèi)高速緩存與片外高速緩存之間、處理器芯片之間的一致性問(wèn)題等。所以研究多核處理器的高速緩存一致性問(wèn)題具有重要的學(xué)術(shù)意義和應(yīng)用背景。首先，本文對(duì)多核處理器中的高速緩

2、存一致性協(xié)議進(jìn)行了研究，重點(diǎn)研究了擴(kuò)放性較好、能適應(yīng)多核處理器本身特點(diǎn)的MOESI協(xié)議及其實(shí)現(xiàn)，并對(duì)該協(xié)議做出了優(yōu)化；其次，本文研究了在由多核處理器構(gòu)建的并行計(jì)算系統(tǒng)環(huán)境下的高速緩存一致性協(xié)議，實(shí)驗(yàn)證明本文工作能夠有效減少片內(nèi)高速緩存失效次數(shù)(13％到30％)和提高系統(tǒng)性能(運(yùn)行時(shí)間最多能減少30％左右)；最后，本文研究了片上高速緩存的包含與非包含策略，提出了一個(gè)基于不包含策略的片上高速緩存系統(tǒng)設(shè)計(jì)，從而提高了片上高速緩存容量的利用率和

3、提升了多核處理器的性能。
　　 高性能計(jì)算機(jī)是一個(gè)國(guó)家的重要戰(zhàn)略資源，其國(guó)產(chǎn)化水平是一個(gè)國(guó)家綜合國(guó)力的集中體現(xiàn)。目前采用我國(guó)具有完全自主知識(shí)產(chǎn)權(quán)的龍芯多核處理器構(gòu)建高性能計(jì)算機(jī)已經(jīng)被一些研究單位或機(jī)構(gòu)納入日程。首先，本文特別針對(duì)科學(xué)計(jì)算領(lǐng)域應(yīng)用，對(duì)龍芯體系結(jié)構(gòu)的多核處理器的片上緩存系統(tǒng)的性能進(jìn)行了評(píng)測(cè)，指出了龍芯多核處理器在科學(xué)計(jì)算領(lǐng)域中的一些性能特點(diǎn)。其次，依此進(jìn)行了一些設(shè)計(jì)空間上的探索。實(shí)驗(yàn)證明，在某些情況下可以使片上二級(jí)高

4、速緩存命中率提高50％以上，等。
　　 高性能計(jì)算機(jī)的網(wǎng)絡(luò)，對(duì)于機(jī)器的整體性能具有至關(guān)重要的作用。首先，本文研究了一種先進(jìn)的新型網(wǎng)絡(luò)拓樸結(jié)構(gòu)：MPU，研究?jī)?nèi)容包括其數(shù)學(xué)模型、網(wǎng)絡(luò)拓?fù)?、路由算法等。其次，本文從理論上?duì)MPU與當(dāng)前其他先進(jìn)高性能計(jì)算機(jī)網(wǎng)絡(luò)進(jìn)行了對(duì)比分析。最后，本文還介紹了為MPU所開(kāi)發(fā)的一個(gè)大型并行模擬器MPUS的原理、架構(gòu)、工作流程，等。實(shí)驗(yàn)證明，MPU的設(shè)計(jì)正確，且具有良好的可擴(kuò)放性。
　　 KD-50

5、-I萬(wàn)億次計(jì)算機(jī)是首臺(tái)基于龍芯通用高性能處理器的國(guó)產(chǎn)萬(wàn)億次計(jì)算機(jī)。首先，本文圍繞KD-50-I的體系結(jié)構(gòu)設(shè)計(jì)，研究實(shí)現(xiàn)了KD-50-I的無(wú)盤啟動(dòng)技術(shù)、構(gòu)建了KD-50-I的高效操作系統(tǒng)和文件系統(tǒng)、優(yōu)化了KD-50-I通信庫(kù)，從而提高了系統(tǒng)的性能和可用性，有利于KD-50-I的推廣應(yīng)用。其次，本文研究了實(shí)際物理學(xué)研究中常用到的掃描電子顯微成像模擬程序在KD-50-I上的應(yīng)用，并對(duì)其進(jìn)行了優(yōu)化。本項(xiàng)工作提高了應(yīng)用程序運(yùn)行效率，為KD-50-