基于DDS跳頻電臺(tái)頻率合成器的硬件設(shè)計(jì).pdf

1、跳頻通信有著抗干擾性強(qiáng)、碼分多址的組網(wǎng)通信能力以及安全性高的優(yōu)點(diǎn)，使得它在通信領(lǐng)域、電子對(duì)抗等中得到廣泛應(yīng)用。頻率合成器是跳頻通信系統(tǒng)的核心部分，它的好壞直接影響著跳頻系統(tǒng)的性能，因此對(duì)跳頻電臺(tái)頻率合成器的研究顯得尤為重要。
　　 本課題主要完成了跳頻系統(tǒng)頻率合成器的硬件設(shè)計(jì)與實(shí)現(xiàn)，同時(shí)提出了一種合成器設(shè)計(jì)新方法，即多頻同傳設(shè)計(jì)方案，該方案大大增強(qiáng)了頻率合成器的跳變速率和頻率分辨率。該新方案的優(yōu)點(diǎn)在于它的保密性強(qiáng)，多頻同傳可以縮

2、短傳輸時(shí)間，產(chǎn)生迷惑信號(hào)，增強(qiáng)被破譯的難度。
　　 本文首先介紹了擴(kuò)頻通信的基本理論及特點(diǎn)，接著分析比較了幾種主要的頻率合成技術(shù)，選擇了一種以鎖相環(huán)技術(shù)(PLL)和直接數(shù)字頻率合成技術(shù)(DDS)相結(jié)合的方案設(shè)計(jì)，此方案能夠達(dá)到兩種技術(shù)的優(yōu)勢(shì)互補(bǔ)。給出了整體方案設(shè)計(jì)，并對(duì)整體方案的各個(gè)部分進(jìn)行了電路設(shè)計(jì)，其中包括合成器設(shè)計(jì)、環(huán)路濾波器電路設(shè)計(jì)、芯片AD9850接口電路設(shè)計(jì)、低通濾波器設(shè)計(jì)、壓控振蕩器原理分析及FPGA控制電路設(shè)計(jì)。