高頻高精度時鐘拉偏測試板設(shè)計.pdf

1、隨著云計算技術(shù)的產(chǎn)生以及應(yīng)用普及,為了處理龐大的數(shù)據(jù)信息交換,傳統(tǒng)的以太網(wǎng)交換機(jī)已經(jīng)漸漸地不能滿足目前的技術(shù)和服務(wù)要求。下一代數(shù)據(jù)核心交換產(chǎn)品需要能夠提供龐大的信息處理能力和持續(xù)的帶寬升級能力。隨著通信業(yè)務(wù)量的增加,每塊單板處理的數(shù)據(jù)流量增加,單板設(shè)計復(fù)雜度也會相應(yīng)增加,單板層數(shù)也會增加,從以前的十幾層逐漸增加到現(xiàn)在的二十層以上,單板的PIN引腳會增多,器件的走線密度也會越密,另外,單板數(shù)據(jù)信息處理運(yùn)行速度的提高,導(dǎo)致時鐘信號頻率也越來

2、越高,這些都會讓時鐘信號的干擾現(xiàn)象更嚴(yán)重,會對單板正常的工作提出了挑戰(zhàn)。
　　為了保證單板的各項指標(biāo)能正常工作,需要各項專業(yè)測試對其進(jìn)行驗證,其中很重要的一項是時鐘應(yīng)力測試,它是驗證單板的容錯、容差能力所必不可少的環(huán)節(jié)。時鐘相位抖動、頻率精度和相位拉偏容限是衡量產(chǎn)品穩(wěn)定性能的關(guān)鍵指標(biāo)。因此設(shè)計了滿足測試需求的時鐘拉偏測試板,該測試板能實現(xiàn)輸出LVDS、HSTL、LVTTL、LVCMOS電平的時鐘信號,時鐘信號比較“干凈”,無大的抖

3、動、毛刺、過沖、臺階等不良現(xiàn)象;同時具備信號觸發(fā)延時和相位偏移的功能。設(shè)計最大時鐘輸出頻率600MHz,基本滿足絕大多數(shù)單板對時鐘信號的測試要求。
　　測試單板上的時鐘轉(zhuǎn)換芯片選擇ADI公司(Analog Devices Inc.,美國模擬器件公司。)的時鐘轉(zhuǎn)換器AD9558芯片。該芯片能提供四路輸入六路輸出的時鐘端口,基本能滿足在絕大多數(shù)應(yīng)用場景下的設(shè)計需求,芯片輸出信號能實現(xiàn)完全可編程,并且能使抖動衰減。該芯片廣泛適用于有線通

4、信領(lǐng)域,包括同步以太網(wǎng)(SyncE)和同步光纖網(wǎng)絡(luò)(SONET/SDH),該芯片能夠?qū)⑷魏螛?biāo)準(zhǔn)輸入頻率轉(zhuǎn)換為352Hz到1.25GHz的任何標(biāo)準(zhǔn)輸出頻率。該新型時鐘轉(zhuǎn)換器優(yōu)于傳統(tǒng)的PLL(鎖相環(huán))設(shè)計,因為不需要添加昂貴的VCXO(壓控晶體振蕩器)。另外,AD9558支持異步映射和解映射等自適應(yīng)時鐘應(yīng)用,能夠使輸出頻率可以在標(biāo)稱輸出頻率的±100ppm范圍內(nèi)動態(tài)調(diào)整,而不需要手動中斷內(nèi)部的DPLL(數(shù)字鎖相環(huán))。
　　根據(jù)最后的測

5、試單板性能調(diào)試,可以確定時鐘拉偏板能實現(xiàn)輸出LVDS、HSTL、LVTTL、LVCMOS電平的時鐘信號,能接收LVTTL、LVPECL、CML、LVDS電平信號,能夠?qū)崿F(xiàn)1~65535ms的時鐘信號觸發(fā)延時,能實現(xiàn)0~360度(即0ps~85×10ps)的時鐘信號相位偏移,能夠?qū)崿F(xiàn)最大600MHz頻率的時鐘輸出,能夠?qū)崿F(xiàn)步進(jìn)最小為1Hz的時鐘頻率更改。時鐘拉偏測試板是具有創(chuàng)新意義的設(shè)計方案,憑借時鐘拉偏測試板,工程師們可以高效、方便的測