低壓、低功耗、多觸發(fā)點低壓禁止電路的設計與實現.pdf

1、該論文圍繞著應用于MCU中的多電源電壓監(jiān)視/復位控制電路進行了設計與研究(這里又被稱為低壓禁止電路LowVoltageInhibit，簡稱LVI)。此低壓禁止電路LVI的性能直接決定著MCU的安全性、可靠性和穩(wěn)定性。它的設計難點主要在于：采用0.5um標準CMOS數字工藝，在大的溫度應用范圍(-40℃～140℃)、低的功耗要求(PLV1≤100μA)下，實現對5V、3.3V、3V、2.4V和2V五組電源電壓的實時監(jiān)控。論文完成了從最初的

2、功能定義、結構選擇、模擬仿真到版圖制作與驗證的全部設計工作。 具體的研究內容如下： 根據LVI電路的功能描述和設計指標，劃分電路為五個具有相對獨立功能的電路模塊：CMOS電流參考電路模塊currentref、帶隙基準電壓參考電路模塊bandgap、閾值電壓選擇比較電路模塊lt、輸出緩沖電路模塊buffer以及5組電源電壓選擇解碼電路模塊decoder；利用Mica精確Spice模擬器對電路中的各個模塊進行模擬驗證，調整電

3、路結構與參數，滿足設計要求；利用Nanosim快速Spice模擬器分析電路的各種功耗，驗證低功耗的設計指標；利用Virtuoso工具完成了對整個LVI電路的版圖設計，并分別通過Hercules和Dracula工具執(zhí)行了對電路版圖的DRC、ERC和LVS驗證，從而最終實現了一個符合電路各方面設計要求的低壓禁止電路LVI。該項目為Freescale強芯(天津)集成電路公司與天津大學ASIC設計中心的合作項目。該項目的順利完成為確保電源設備和