基于SOPC的數(shù)據(jù)采集處理示波器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文采用了一種新的設(shè)計(jì)方式，設(shè)計(jì)實(shí)現(xiàn)了一種基于SOPC的數(shù)據(jù)采集處理示波器系統(tǒng)?；贔PGA和IPCores的SOPC設(shè)計(jì)、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)與處理、數(shù)據(jù)波形的實(shí)時(shí)顯示以及串口通訊是整個(gè)系統(tǒng)中的關(guān)鍵技術(shù)。本系統(tǒng)采用Harvard體系結(jié)構(gòu)，雙總線：IBM的工業(yè)標(biāo)準(zhǔn)-片上外設(shè)總線(OPB)和本地存儲(chǔ)器總線(LMB)。在FPGA中嵌入了32位微處理器IPCore(MicroBlaze)，MicroBlaze通過OPB總線訪問控制外圍設(shè)備，實(shí)現(xiàn)

2、了數(shù)據(jù)采集、大量數(shù)據(jù)存儲(chǔ)和處理、驅(qū)動(dòng)LCD實(shí)時(shí)顯示采集數(shù)據(jù)波形以及通過串口與PC機(jī)通訊等功能。系統(tǒng)主時(shí)鐘頻率50mHz，工作電壓為1.8v/3.3v，65msps采樣率的數(shù)據(jù)采集，串口通訊波特率為19200bps，采用JTAG下載接口電路實(shí)現(xiàn)FPGA配置下載。研究系統(tǒng)設(shè)計(jì)具有較高的運(yùn)行速度、高可靠性、低功耗、設(shè)計(jì)花費(fèi)較低，設(shè)計(jì)周期較短等性能優(yōu)勢。系統(tǒng)還具備軟硬件在系統(tǒng)可編程能力和強(qiáng)大的實(shí)時(shí)處理能力，這是當(dāng)前同類產(chǎn)品不具備的功能。

3、 對(duì)軟硬件協(xié)同設(shè)計(jì)方法學(xué)和IP設(shè)計(jì)復(fù)用技術(shù)進(jìn)行了討論。從硬件/軟件協(xié)同設(shè)計(jì)的角度出發(fā)，按照“自頂向下”和“自底向上”相結(jié)合的設(shè)計(jì)方法，分別從硬件平臺(tái)和軟件平臺(tái)的構(gòu)造入手，實(shí)現(xiàn)整個(gè)嵌入式系統(tǒng)開發(fā)平臺(tái)的構(gòu)建。在設(shè)計(jì)中充分利用了EDK中提供的IPCore資源，同時(shí)也對(duì)IPCore的設(shè)計(jì)語言(VHDL語言)、設(shè)計(jì)規(guī)范和準(zhǔn)則進(jìn)行了研究，使用VHDL語言在行為級(jí)對(duì)系統(tǒng)進(jìn)行了描述，作為設(shè)計(jì)輸入文件。采用C語言編寫了LCD驅(qū)動(dòng)程序以及數(shù)據(jù)接收、存儲(chǔ)、處