基于高速串口的數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在現(xiàn)代軍事、航天、機(jī)械等領(lǐng)域大量使用高速數(shù)據(jù)采集系統(tǒng)。系統(tǒng)需要采集和處理的前端信號(hào)頻率也越來越高。這就對(duì)高速采集傳輸系統(tǒng)提出了更高的要求。傳統(tǒng)的 AD轉(zhuǎn)換器大都使用并行總線傳輸采樣數(shù)據(jù)。隨著采樣頻率的提高，并行總線存在的碼間串?dāng)_問題越來越嚴(yán)重，速度已經(jīng)達(dá)到了極限。只能通過增加位寬來解決，這又給PCB Layout帶來了很大的挑戰(zhàn)，信號(hào)完整性難以保證。與傳統(tǒng)的并行總線相比，高速串行總線具有很明顯的優(yōu)勢，包括：器件引腳數(shù)少、PCB板面積小層

2、數(shù)少、EMI降低同時(shí)抗噪聲能力增強(qiáng)等。高速串行總線取代并行總線已經(jīng)成為一種趨勢。另一方面現(xiàn)代通訊、電子偵察要求接收機(jī)具有寬輸入帶寬、高分辨率和大動(dòng)態(tài)范圍。這就要求接收機(jī)在整個(gè)頻帶內(nèi)進(jìn)行搜索監(jiān)視。如果設(shè)備搜索速度不夠快，就會(huì)遺漏或丟失信號(hào)從而產(chǎn)生漏警。信道化接收機(jī)是一種高截獲概率的接收機(jī)，它將接收到的寬帶信號(hào)劃分為多個(gè)窄帶信號(hào)進(jìn)行處理，可以獲得很高的測頻精度和抗干擾能力。這使得它適用于各種電子偵察系統(tǒng)。
　　本文在研究了高速串行接口

3、實(shí)現(xiàn)的關(guān)鍵技術(shù)點(diǎn)后，設(shè)計(jì)實(shí)現(xiàn)了基于高速串行接口的數(shù)據(jù)采集處理系統(tǒng)，符合接口串行化的趨勢。系統(tǒng)選用高性能 FPGA作為主控芯片，利用其自帶的GTX接口與AD進(jìn)行互聯(lián)，接收AD采樣數(shù)據(jù)。為了充分發(fā)揮 FPGA的內(nèi)部資源，降低后續(xù)信號(hào)處理的難度。系統(tǒng)還對(duì)采集的數(shù)據(jù)做信道化并放入 DDR3中緩存。最后使用通用吉比特收發(fā)器將緩存數(shù)據(jù)發(fā)送至上位機(jī)接收板卡。系統(tǒng)具有很好地通用性，可以方便地同各種信號(hào)處理板卡進(jìn)行連接，并為其提供預(yù)處理數(shù)據(jù)。論文主要工作

4、如下：
　　1、分析研究了高速串行接口的設(shè)計(jì)要點(diǎn)，包括接口電路、同步時(shí)鐘恢復(fù)、線路編碼機(jī)制、同步字符檢測等。
　　2、研究GTX高速收發(fā)器的結(jié)構(gòu)、特性、使用方式和電路設(shè)計(jì)要點(diǎn)。
　　3、設(shè)計(jì)AD采樣電路，研究JESD204B高速串行接口各模塊的功能，并使用FPGA實(shí)現(xiàn)其接口協(xié)議。完成AD采樣數(shù)據(jù)的讀取。同時(shí)對(duì)采樣數(shù)據(jù)做數(shù)字信道化處理。
　　4、利用Xilinx MIG控制器設(shè)計(jì)了基于DDR3存儲(chǔ)器的虛擬FIFO高