基于SOI的600V NLDMOS器件結(jié)構(gòu)設(shè)計及特性研究.pdf

1、SOI器件因其良好的隔離性能，高速，低功耗，高可靠和無閂鎖效應(yīng)，已成為功率集成電路發(fā)展的重要方向。當(dāng)把高壓和低壓器件集成在同一塊芯片上時，SOI器件良好的隔離性能對智能功率集成電路（PIC）來說就有非常突出的優(yōu)勢。與結(jié)隔離器件相比，SOI高壓器件表現(xiàn)出更低的導(dǎo)通電阻，并且高壓電導(dǎo)調(diào)制器件如IGBT只能在SOI襯底上實現(xiàn)。隨著SOI頂層硅厚度的減小，將產(chǎn)生更多的優(yōu)勢，如隔離更容易，集成度更高，kink效應(yīng)更小。由于這些優(yōu)點，薄硅層 SOI

2、技術(shù)為PIC的發(fā)展提供了一個非常好的方向。
　　為了滿足鎮(zhèn)流器應(yīng)用需要，本文設(shè)計了一種薄層 SOI線性變摻雜高壓器件。硅片是1.5微米頂層硅和3微米BOX層的SOI材料。漂移區(qū)采用線性變摻雜技術(shù)，并用LOCOS工藝將頂層硅通過高溫氧化減薄到0.4微米。當(dāng)漂移區(qū)硅層厚度很小的時候，載流子在縱向上碰撞電離的積分路徑很短，臨界擊穿電場會增加。高斯定理可知，埋氧化層中的電場也隨之增加，因此器件縱向耐壓顯著提高。橫向采用線性變摻雜技術(shù)，摻雜

3、濃度從源到漏線性增加，使漂移區(qū)得到均勻的電場分布，獲得高的橫向擊穿電壓。另一方面通過引入場板技術(shù)，降低了器件的導(dǎo)通電阻。
　　通過工藝和器件的仿真，設(shè)計了漂移區(qū)線性變慘雜技術(shù)，并分析了器件的主要結(jié)構(gòu)參數(shù)對器件特性的影響。包括漂移區(qū)長度、漂移區(qū)厚度、漂移區(qū)摻雜濃度以及場板對器件特性的影響，還分析了器件的開態(tài)特性和閾值特性。
　　基于器件結(jié)構(gòu)設(shè)計結(jié)果，開發(fā)了SOI高低壓工藝。采用LOCOS氧化來減薄漂移區(qū)頂層硅，同時對漂移區(qū)注入