基于FPGA的高階FIR濾波器設(shè)計(jì).pdf

1、隨著科技的發(fā)展，電子電路的設(shè)計(jì)正逐漸擺脫傳統(tǒng)的設(shè)計(jì)模式，而采用FPGA來設(shè)計(jì)電子電路正成為設(shè)計(jì)的趨勢，因?yàn)椴捎肍PGA設(shè)計(jì)電子電路不僅開發(fā)時(shí)間短，資金投入相對(duì)少，而且可以將電路板產(chǎn)品集成為芯片級(jí)產(chǎn)品。 在現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器以其良好的線性特性被廣泛使用。在工程實(shí)踐中，對(duì)信號(hào)處理往往要求具有實(shí)時(shí)性和靈活性，而傳統(tǒng)的實(shí)現(xiàn)方式難以同時(shí)滿足這兩方面的要求，采用FPGA來實(shí)現(xiàn)FIR濾波器，既可以滿足實(shí)時(shí)性，又能兼顧到一定的靈活

2、性，所以越來越多的人采用FPGA來實(shí)現(xiàn)FIR濾波器。 本文以數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景，著重研究基于FPGA的FIR數(shù)字濾波器的實(shí)現(xiàn)方法。本論文主要做下述三方面的工作： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用乘累加、并行乘法器結(jié)構(gòu)和分布式算法為濾波器的硬件實(shí)現(xiàn)算法，并對(duì)這三種算法進(jìn)行詳細(xì)的討論且比較它們的優(yōu)缺點(diǎn)。針對(duì)乘累加算法實(shí)現(xiàn)的乘法器規(guī)模龐大，本文采用系數(shù)分解、最佳CSD編碼算法和簡化加法器圖的方法；針對(duì)

3、分布式算法中查找表規(guī)模過大的缺點(diǎn)，本文采用多塊查找表方法，從而減小了硬件規(guī)模。 2.在設(shè)計(jì)中采用層次化，模塊化的思想，將整個(gè)濾波器劃分成多個(gè)功能模塊，然后利用Verilog HDL硬件描述語言進(jìn)行各個(gè)模塊的設(shè)計(jì)，最終完成：FIR數(shù)字濾波器的系統(tǒng)設(shè)計(jì)。 3.最后給出在Altera公司的Stratix FPGA硬件平臺(tái)上實(shí)現(xiàn)一個(gè)128階的FIR低通數(shù)字濾波器的設(shè)計(jì)實(shí)例，對(duì)這個(gè)設(shè)計(jì)實(shí)例用ModelSim軟件進(jìn)行了仿真，并用MA