基于FPGA的仿核信號(hào)發(fā)生器研究.pdf

1、在核電子技術(shù)與核工程領(lǐng)域內(nèi)，核信號(hào)源扮演著極為重要的作用。仿核信號(hào)發(fā)生器，則是近年來(lái)該研究領(lǐng)域的一個(gè)重要研究課題。本論文依托國(guó)家軍工預(yù)研專項(xiàng)項(xiàng)目及重慶市科委自然科學(xué)基金項(xiàng)目等課題需要，針對(duì)核信號(hào)在時(shí)間及幅度上的統(tǒng)計(jì)特性，開展了基于FPGA的仿核信號(hào)發(fā)生器的研究。
　　 論文從核信號(hào)在時(shí)間及幅度上具有的統(tǒng)計(jì)特性出發(fā)，闡述了核事件本身因其隨機(jī)性而在探測(cè)上出現(xiàn)的統(tǒng)計(jì)漲落，即其信號(hào)特點(diǎn)，表現(xiàn)在時(shí)間上呈泊松分布，在幅度上服從高斯分布，這為

2、仿核信號(hào)發(fā)生器的研究奠定了理論實(shí)踐基礎(chǔ)。
　　 論文針對(duì)現(xiàn)有的仿核信號(hào)發(fā)生器，大都采用模擬電路搭建，致使其信號(hào)的精度和可控性較差，尚且電路結(jié)構(gòu)還復(fù)雜。為此，本論文的研究設(shè)計(jì)以均勻隨機(jī)數(shù)為基礎(chǔ)，通過(guò)算法產(chǎn)生高斯分布和指數(shù)分布的隨機(jī)數(shù)，利用FPGA器件模擬伯努利試驗(yàn)，得到脈沖時(shí)間間隔服從指數(shù)分布、計(jì)數(shù)率服從泊松分布、幅度服從高斯分布的隨機(jī)脈沖，并對(duì)輸出脈沖作了統(tǒng)計(jì)分布檢驗(yàn)，驗(yàn)證了在時(shí)間和幅度特性上可以用于仿真核信號(hào)的信號(hào)源。

3、　　 在上述研究基礎(chǔ)上，論文結(jié)合FPGA與Verilog HDL的優(yōu)勢(shì)，以硬件描述語(yǔ)言Verilog HDL為系統(tǒng)的邏輯描述手段，對(duì)核信號(hào)在時(shí)間上和幅度上的統(tǒng)計(jì)特性進(jìn)行了仿真。研究中，采用自上而下、分層的模塊化設(shè)計(jì)方法，在EDA開發(fā)平臺(tái)上，對(duì)仿核信號(hào)發(fā)生器進(jìn)行了綜合、優(yōu)化、布局布線、時(shí)序仿真驗(yàn)證，并在Altrea公司的EP1C12Q240C8型FPGA芯片上進(jìn)行了性能測(cè)試和實(shí)驗(yàn)驗(yàn)證。
　　 論文研究結(jié)果表明，本論文研究設(shè)計(jì)的仿