半導(dǎo)體工藝和器件模擬在VLSI中的應(yīng)用.pdf

1、該文的工作主要圍繞以下兩個(gè)方面進(jìn)行.1)模擬和驗(yàn)證了一種低成本的,以標(biāo)準(zhǔn)CMOS工藝為基礎(chǔ),無(wú)需對(duì)原工藝流程進(jìn)行改動(dòng)的高壓工藝技術(shù).討論了低壓器件中的各種擊穿機(jī)理,相應(yīng)提出了高壓器件中所做出的改進(jìn),列舉了該工藝技術(shù)中所用到的特殊版圖;對(duì)此工藝的應(yīng)用性進(jìn)行了二維的工藝和器件模擬;將模擬結(jié)果與實(shí)際測(cè)試結(jié)果進(jìn)行了比較,驗(yàn)證了這種高壓工藝技術(shù)的實(shí)用性.2)為了給出雙層多晶硅浮柵薄氧化層(FLOTOX)EEPROM存儲(chǔ)管的工藝參數(shù)評(píng)價(jià),在研究EE

2、PROM電學(xué)模型的基礎(chǔ)上,模擬分析了閾值電壓變化與寫入時(shí)間、寫入電壓、隧道孔面積、浮柵面積的關(guān)系.根據(jù)模擬結(jié)果,采用0.6μm CMOS工藝,對(duì)雙層多晶硅FLOTOX EEPROM進(jìn)行了流片,PCM的測(cè)試結(jié)果驗(yàn)證了模擬結(jié)果在實(shí)際工藝中的可行性.因此,模擬得出的工藝參數(shù)評(píng)價(jià)為制造高性能的存儲(chǔ)單元打下了堅(jiān)實(shí)的基礎(chǔ).根據(jù)上海先進(jìn)半導(dǎo)體制造有限公司的生產(chǎn)實(shí)際要求,通過工藝模擬和器件模擬手段對(duì)高壓CMOS管和EEPROM存儲(chǔ)管作深入研究,實(shí)現(xiàn)了對(duì)