基于TS201的圖像信息處理機硬件設(shè)計.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、在圖像處理及通信、雷達(dá)等實時信號處理領(lǐng)域中，實時圖像信息處理不僅運算量大，數(shù)據(jù)吞吐量也很大，需要較大的數(shù)據(jù)動態(tài)范圍和數(shù)據(jù)精度，對處理單元的輸入輸出速度和處理機互聯(lián)網(wǎng)絡(luò)的通信能力都有很高的要求。為便于進行算法升級，對系統(tǒng)的可重構(gòu)性和可擴展性要求高，即需要構(gòu)造一個通用實時并行圖像信息處理平臺。 本文在學(xué)習(xí)國內(nèi)外研究現(xiàn)狀的基礎(chǔ)上，仔細(xì)對DSP、FPGA芯片和CPCI橋接方案進行選擇，提出了“雙FPGA+雙DSP簇+CPCI”的圖像信息

2、處理機設(shè)計結(jié)構(gòu)：選用兩簇共4片ADI公司高性能的TigerSHARC系列DSP芯片ADSP TS201作為算法的核心處理單元；選用2片Xilinx公司的Virtex-5系列FPGA芯片XC5VLX110T作為底層算法處理和接口控制的核心，實現(xiàn)可配置的系統(tǒng)架構(gòu)，并充分利用TigerSHARC提供超高的處理性能和I/O帶寬；選用高速CPCI總線作為圖像信息處理機與主機的通訊橋梁。 文中給出了圖像信息處理機的原理圖設(shè)計，該電路基于6U

3、電路板，TS201與FPGA之間通過共享總線接口和鏈路口兩種方式互連，系統(tǒng)擁有大容量的DDR和DDR2 SDRAM存儲器，包含LVDS、SRIO、SATA等高速通信接口。 文中對系統(tǒng)設(shè)計過程中遇到的信號完整性問題進行了分析，使用Si9000進行PCB疊層設(shè)計和阻抗控制，著重對DDR2和LVDS的布線設(shè)計規(guī)則進行了討論，并使用HyperLynx7.7分別給出了PCB的后仿真驗證，還給出了背板連接器的選擇與分配，最終完成了PCB設(shè)計

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論