基于FPGA的KLT算法設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩53頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、分類號:UDC:TN40262138密級:亙壘五編號:——基于FPGA的KLT算法設(shè)計與實現(xiàn)DESIGNANDIM_PLEMENTATIoNoFKIJALGORITHMBASEDONFPGA學(xué)位授予單位及代碼:蓬壹堡王太堂!!Q!壘魚2學(xué)科專業(yè)名稱及代碼:電王抖堂皇撞查!魚壘Q璺2論文起止時間:呈蛆l!魚二星盟量』至申請學(xué)位級別:工學(xué)碩士摘要KLT(Kanade—Lucas—Tomasi)算法計算量大,實時性要求高,在實際應(yīng)用中,基于現(xiàn)

2、場可編程門陣列FPGA(FieldProgrammableGateArray)的KLT算法設(shè)計與實現(xiàn)顯得尤為重要。本文充分利用FPGA的流水線操作、高度并行性以及高數(shù)據(jù)吞吐率等特性,高效快速地實現(xiàn)KLT算法,包括KLT特征點檢測算法和KLT特征點跟蹤算法。用硬件FPGA設(shè)計并實現(xiàn)KLT特征點檢測算法需完成四個功能模塊,即平滑濾波模塊、梯度設(shè)計實現(xiàn)模塊、特征值計算模塊以及本地非最大化抑制模塊,KLT特征點跟蹤算法需完成兩大功能模塊,即逆矩

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論