基于FPGA和DSP的雷達信號處理機的設計.pdf_第1頁
已閱讀1頁，還剩93頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、本文利用Xilinx XC5VLX50 FPGA芯片和TI TMS320C6713 DSP芯片，設計實現(xiàn)了一個高性能雷達回波信號采集與處理機。
　　 本處理機用于某海事衛(wèi)星雷達測試系統(tǒng)，采用正12V單電源供電，外殼為便攜可靠的盒式結構。處理機使用USB2.0接口和高速LVDS接口實現(xiàn)與上位機通信。處理機為雙通道中頻/基帶兼容結構，采樣率最小1MHz/通道，最大60Mllz/通道，數(shù)據(jù)幀大小為1024點/通道。處理機主要包括五部分

2、：采樣模塊、FPGA模塊、USB模塊、DSP模塊和LVDS模塊。FPGA模塊主要完成高吞吐量的信號預處理以及動態(tài)數(shù)據(jù)通路的建立，其他所有芯片均通過FPGA互連。USB模塊主要完成上位機和處理機間的數(shù)據(jù)傳輸，同時，上位機通過USB模塊對整個處理機工作流程進行監(jiān)控。DSP模塊是整機的核心處理和控制模塊，負責控制采樣模塊采集雷達回波信號，并在信號預處理基礎上進一步完成其他運算。
　　 經(jīng)初步調(diào)試，本信號處理機滿足了設計要求，在信號采集

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論