基于DSP和FPGA的雷達(dá)信號(hào)分選電路設(shè)計(jì).pdf

1、對(duì)雷達(dá)信號(hào)的分選識(shí)別，是現(xiàn)代電子對(duì)抗中非常重要的環(huán)節(jié)之一，識(shí)別出敵方雷達(dá)的類(lèi)型，才能有效的對(duì)敵方雷達(dá)進(jìn)行干擾。隨著現(xiàn)代電子技術(shù)的發(fā)展，可編程器件(Field Programmable Gate Array-FPGA)越來(lái)越多的應(yīng)用到實(shí)際中，數(shù)字信號(hào)處理器(Digital Signal Processor-DSP)的性能也不斷提升，本文介紹一種利用DSP和FPGA芯片協(xié)同處理實(shí)現(xiàn)雷達(dá)信號(hào)分選的電路。 本文先對(duì)用于雷達(dá)信號(hào)分選的主要

2、算法：累積差值直方圖算法和序列差值直方圖算法，進(jìn)行了分析比較，具體涉及到兩種算法的運(yùn)算量、檢測(cè)門(mén)限、誤判情況和對(duì)特殊信號(hào)處理能力，并且對(duì)兩種算法進(jìn)行仿真。結(jié)合兩種算法各自的優(yōu)點(diǎn)，給出一個(gè)適合本系統(tǒng)的算法。設(shè)計(jì)具體電路系統(tǒng)完成信號(hào)分選的任務(wù)，主要內(nèi)容如下： 1．搭建硬件平臺(tái)，具體涉及到FPGA、DSP、外部存儲(chǔ)器、系統(tǒng)電源、FPGA外部配置電路和DSP外部配置電路等。 2．編寫(xiě)VHDL程序，實(shí)現(xiàn)FPGA內(nèi)部邏輯功能，在一定