基于DSP和FPGA的雷達信號分選電路設計.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、對雷達信號的分選識別，是現(xiàn)代電子對抗中非常重要的環(huán)節(jié)之一，識別出敵方雷達的類型，才能有效的對敵方雷達進行干擾。隨著現(xiàn)代電子技術的發(fā)展，可編程器件(Field Programmable Gate Array-FPGA)越來越多的應用到實際中，數(shù)字信號處理器(Digital Signal Processor-DSP)的性能也不斷提升，本文介紹一種利用DSP和FPGA芯片協(xié)同處理實現(xiàn)雷達信號分選的電路。 本文先對用于雷達信號分選的主要

2、算法：累積差值直方圖算法和序列差值直方圖算法，進行了分析比較，具體涉及到兩種算法的運算量、檢測門限、誤判情況和對特殊信號處理能力，并且對兩種算法進行仿真。結合兩種算法各自的優(yōu)點，給出一個適合本系統(tǒng)的算法。設計具體電路系統(tǒng)完成信號分選的任務，主要內(nèi)容如下： 1．搭建硬件平臺，具體涉及到FPGA、DSP、外部存儲器、系統(tǒng)電源、FPGA外部配置電路和DSP外部配置電路等。 2．編寫VHDL程序，實現(xiàn)FPGA內(nèi)部邏輯功能，在一定

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論