基于FPGA的數(shù)字下變頻研究和實(shí)現(xiàn).pdf

1、在當(dāng)今國內(nèi)無線通信系統(tǒng)中，數(shù)字接收機(jī)由于受到前端A/D轉(zhuǎn)換器的采樣速率、購買渠道和后端數(shù)字基帶數(shù)據(jù)模塊處理速度的限制，一般情況下會(huì)把從天饋系統(tǒng)接收到的射頻信號(hào)先經(jīng)過模擬正交混頻轉(zhuǎn)換成合適的低中頻信號(hào)，然后在中頻部分進(jìn)行數(shù)字下變頻處理，經(jīng)過數(shù)據(jù)采集、數(shù)字正交混頻、抽取、整形濾波等把中頻信號(hào)轉(zhuǎn)換為低速的零中頻信號(hào)后，再送給后續(xù)的基帶模塊進(jìn)行數(shù)字AGC、時(shí)鐘同步、均衡、載波恢復(fù)、解調(diào)、譯碼等數(shù)據(jù)處理，這樣可以解決由于器件本身采樣速率和處理時(shí)鐘

2、的限制造成的后續(xù)設(shè)計(jì)困難，因此數(shù)字下變頻的設(shè)計(jì)和實(shí)現(xiàn)在現(xiàn)代無線通信領(lǐng)域中具有十分重要的實(shí)用意義。
　　當(dāng)前無線通信設(shè)備中，高密度、高性能以及低功耗的FPGA芯片逐漸取代了一些價(jià)格昂貴的專用集成電路，采用FPGA電路設(shè)計(jì)可以利用通用的硬件設(shè)計(jì)平臺(tái)，降低硬件電路設(shè)計(jì)的復(fù)雜度，在軟件升級(jí)、單元互聯(lián)、調(diào)試測試方面都有很大的優(yōu)勢。
　　本論文在信號(hào)采樣原理、數(shù)控振蕩器、正交混頻、數(shù)字濾波器等相關(guān)理論的基礎(chǔ)上，分析研究了FPGA實(shí)現(xiàn)數(shù)字

3、下變頻技術(shù)的可行性，并在通用的硬件平臺(tái)上得到驗(yàn)證。本課題的主要工作包括以下幾點(diǎn):
　　第一、對數(shù)字下變頻技術(shù)相關(guān)的基本理論作了詳細(xì)的敘述，對專用DDC芯片和FPGA實(shí)現(xiàn)數(shù)字下變頻進(jìn)行比較，給出基于FPGA實(shí)現(xiàn)數(shù)字下變頻的優(yōu)勢。
　　第二、從硬件電路和軟件兩個(gè)方面詳細(xì)介紹了數(shù)字下變頻的設(shè)計(jì)與實(shí)現(xiàn)方法。硬件電路詳細(xì)介紹了本課題的通用硬件平臺(tái)，對各個(gè)電路模塊進(jìn)行了詳細(xì)的原理說明;軟件部分給出實(shí)現(xiàn)數(shù)字下變頻的流程框圖和其中關(guān)鍵模塊設(shè)