基于FPGA的多速率數(shù)字信號上下變頻的實現(xiàn).pdf

1、隨著數(shù)字信號處理的發(fā)展，信號的處理、編碼、傳輸、存儲等工作量越來越繁重。為了節(jié)省計算工作量及存儲空間，常常用到不同的采樣率及這些不同采樣信號的相互轉換。在這種需求下，多速率數(shù)字信號處理產(chǎn)生并發(fā)展起來。無線通信普遍采用中頻數(shù)字化方案，使得數(shù)字上下變頻(DUC，DDC)成為關鍵技術之一。本文主要研究基于Wimax，IEEE802.16e協(xié)議下無線通信網(wǎng)絡的物理層的多速率數(shù)字上、下變頻器FPGA的設計和實現(xiàn)。
　　深入研究了多速率數(shù)字信

2、號處理和上下變頻的相關基本理論及常用算法。完成了數(shù)字上、下變頻器若干模塊設計，并按照系統(tǒng)的性能要求進行優(yōu)化配置;在數(shù)控震蕩器(NCO)模塊的設計中，給出了基于CORDIC算法的設計方案;在數(shù)字上、下變頻中，采用了積分梳狀(CIC)濾波器和FIR濾波器級聯(lián)的組合技術。具體而言，對CIC濾波器進行了多級插值或抽取實現(xiàn)，采用3倍內插4級的實現(xiàn)方式和3倍抽取4級的實現(xiàn)方式;采用并行分布式算法來實現(xiàn)FIR，作為補償或預補償濾波器。對各個模塊進行仿

3、真，并與Matlab仿真平臺進行對比驗證，結果表明功能實現(xiàn)正確。上變頻模塊達到了在系統(tǒng)帶寬為16MHz的指標下，輸入信號頻率為17.92MHz，6倍的上采樣濾波，使得輸出信號頻率為107.52MHz，在最大可能滿足系統(tǒng)帶寬要求下，實現(xiàn)了高速傳輸信號的目的。數(shù)字下變頻模塊則通過抽取濾波，將較高速率的傳輸信號轉化為了較低速率的基帶信號，使得在最大可能的滿足系統(tǒng)帶寬要求下，實現(xiàn)了系統(tǒng)需要在較低頻率下處理數(shù)據(jù)的目的。最終采用ArriaGX90E